搜索资源列表
codeofvhdl2006
- 【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
clock
- 一款多用电子时钟设计源程序 本源程序系`一款多用电子钟芯片 源程序,可有3开3关定时,且有受双限触发的定时口 该程序硬件系采用PIC16C55芯片LP振荡方式外接32768Hz晶振
clock
- 用vhdl设计实现的多功能电子钟，可有日历，闹钟，修改等多种功能
vhdl_design
- 数字电子钟设计完整设计，包括原理介绍，程序设计，波形仿真
基于fpga的多功能电子钟的设计
- 基于fpga的多功能电子钟的设计非常使用希望对大家有帮助啊,FPGA-based multi-functional electronic clock design to use would like to help everyone ah
shuzi.rar
- 数字电子钟设计，整点报时，时分秒分模块设计，另附实验报告和实验结果，内容详细不容错过,The design of digital electronic clock, the whole point of time when minutes and seconds sub-module design, an additional test reports and laboratory test results, the details not to be missed
VHDLDATACLOCK
- 本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。-VHDL dataclock
clock
- verilog 实现的跑表程序。可以对这个程序加以修改，可是显现电子钟的设计。设计可以根据需要实现分秒。同时可以改成是LED的跑等程序。功能强大的很！-verilog implementation stopwatch program. This procedure can be modified, but the show clock designs. Design can be according to the need to achieve every second. At the same
Electronic-Clock_1.11
- 用quartusii 设计的电子钟原型文件-Electronic clock with quartusii prototype file design
EDAclock
- 基于verilog的fpga电子钟设计 有时分秒显示 及闹钟功能-Based on the electric clock verilog FPGA design into four modules that sometimes the alarm clock function determined.
Shuma
- 完整的电子钟程序，包含报时、定时、闹表的功能，其中包含了二十四进制，60进制计数器的设计，和顶层文件-Complete procedures for the electronic bell, including the time, from time to time, to make the function table, which contains 24 hexadecimal, 60 hexadecimal counter design, and top-level document
EDAdianzizhong
- 基于FPGA的数字电子钟设计，有VHDL语言实现其功能-FPGA-based design of digital electronic clock with VHDL language function
VHDL-electronic-clock-design
- 毕业论文--基于硬件描述语言VHDL的电子钟设计-Thesis- VHDL hardware descr iption language based on the electronic clock design
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
shuzidianzizhongsheji
- 数字电子钟设计，分模块设计，秒分时模块，用vhdl写的-Digital electronic clock design, sub-module design and second time-sharing module, written with vhdl
shuzidianzizhong
- 基于VHDL 数字电子钟设计（时、分、秒），有校时，分频，倒计时流水灯灯功能。-Based on VHDL VHDL-based design of digital electronic clock (hours, minutes, seconds), there is the school, the frequency, the countdown water lights lamp function.
Electric_clock_design_with_VHDL
- 本次设计的电子钟具有正常计时，时间手动设置，闹钟，秒表四种功能，能够输出24小时制的时间。 电子钟上电reset后，即以默认设置的时间00：00：00开始正常计时，工作模式为计时模式。mode键是工作模式切换键，按照计时—设置—闹钟—秒表四种模式一次切换。在正常计时模式下，按一下mode键切换至设置模式，left和right键用来调整小时或分钟使能被设置，up和down键用来调整时间，调整单位是1；设置好时间后按start_stop键确认（此处使用start_stop键作为ok键使用）。闹钟
DigitClock
- 基于FPGA的电子钟设计，有时分秒的按钮调节。重置，清零功能-FPGA-based electronic clock design, sometimes the buttons to adjust the minutes and seconds. Reset, clear function
2
- 设计一个具有时、分、秒计时的电子钟，按24小时计时。要求： （1）数字钟的时间用六位数码管分别显示时、分、秒； （2）用两个控制键，对数字钟分别进行分、时校正； （3）具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时，发出4声500Hz低音，在59分59秒时发出一声1kHz高音，它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 （4）具有定时闹钟功能，且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分；闹铃信号为500Hz和1kHz的方波信号，两
VHDL电子钟
- VHDL电子钟设计，有基本功能和闹钟，请使用quartus设计，模块化原件可以用原理图编程