搜索资源列表
my_dcm
- 在xilinx的ISE环境中配置一个DCM组件，可进行查看程序运行的时间。通过串口与终端设备相连
319
- 简单的手表程序，实现调节时间，及手表正常运行-Simple watch program, it adjusts the time, and watch the normal operation
LED.dot.matrix.display
- LED点阵显示器 利用LP-2900实验仪Altera模块上的PLD器件，编写VHDL程序，设计一个扫描控制电路，在H区的8*8型LED点阵上实现点阵的逐点显示，扫描显示的顺序是光点从左上角像素点开始，终止于右下角像素点，然后周而复始地重复运行下去。扫描全部区域大概所需时间为13s。-LED dot matrix display
WASH
- VHDL编写的模拟洗衣机程序，能正转20s，暂停10s，反转20s，暂停10s，可能设定要运行的初始时间！-Washing machine simulation program written in VHDL, can forward 20s, pause 10s, reverse 20s, pause 10s, may set the initial time to run!
jiaotongdeng
- vhdl交通灯程序，根据需要设置黄色信号灯运行的时间，根据需要设置红色及绿色信号灯运行的时间-vhdl traffic light program, according to the need to set the yellow signal run time, according to the need to set the red and green signal lights running time
qdq
- 用VHDL语言实现四路抢答器功能，抢答之后不能再抢答，除非主持人按下复位键。可以显示四个选手分数，显示答题倒计时的时间，主持人可以控制加减分，分数通过显示屏显示。使用软件Quartus Ⅱ，可以将程序导入FPGA并能运行。有竞争模块，显示模块，分频模块，加减控制模块，计数器模块，蜂鸣器模块，译码模块，计分器模块，锁定模块等。-VHDL language with four Responder function can not answer after answer, unless the hos
timer
- 本代码用verilog语言描述，在nios上操作，实现了定时器的设置和中断操作，并结合timestamp读取程序运行的时间。-The code to use verilog language to describe, in nios on operation, to achieve the timer settings and interrupt operation, combined with the timestamp reads the program run.
clock_display
- 自己用verilog语言编写的数字钟程序，能在Alter公司的DE0板上完美运行，能时间计时，日期，闹钟，秒表的功能。 欢迎交流学习。-The digital clock program which developed by verilog language can run at Alter DE0 board, to the time time, date, alarm clock, stopwatch function.
BUJINDIANJI
- 考虑单片机资源以及实际工作需要，—般在255个加速台阶内完成达到最高速度的启动、加速全过程，而当实际需要的(最高)速度随每次的执行任务情况变化而改变时，我们在程序设计上就按照工作对象的最高速度计算参数表，在每次启动电机运行前恨据需要行走总步数换算出最高加速台阶数量，基本上按照三个1/3的办法去换算，即1/3的行走步数用于加速，1/3用于保持高速运行，1/3完成从高速到低速的降速停止，实现自动调速。根据实际需要也可以用2/5-1/5-2/5方案调速，使电机完成总步数的时间更短一些，也有时为了保证电