CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 简单易用

搜索资源列表

  1. VerilogHDLtextboob(easytolearnfornew)

    0下载:
  2. 中文版Verilog HDL 简明教程。HTML格式,简单易懂,对与初学者而言绝对是好用,易用的东东。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:161624
    • 提供者:王成
  1. VHDLandDigitalCircuitDesign

    0下载:
  2. 本书系统地介绍了一种硬件描述语言,即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化,也是迈向21世纪的电子工程师所必须掌握的专门知识。本书共分12章,第l章---第8章主要介绍VHDL语言的基本知识和使用VHDL语言设计简单逻辑电路的基本方法;第9章和第10章分别以定时器和接口电路设计为例,详述了用VHDL语言设计复杂电路的步骤和过程;第11章简单介绍了VHDL语言93版和87版的主要区别;第12章介绍了MAX+plus II的使用说明。 本书以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:18692919
    • 提供者:qinlei
  1. FPGA_AT24C16

    0下载:
  2. FPGA控制E2ROM的程序,内部使用的是多频计数器完成,简单易用-FPGA control E2ROM program, which uses multi-frequency counter is complete, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2969
    • 提供者:宋珂
  1. bayer2rgb

    1下载:
  2. bayer到RGB, 12bit进,24bit出,实验效果很理想,简单易用 -bayer to RGB, 12bit entry, 24bit out of the experimental results is very satisfactory, easy to use
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-30
    • 文件大小:12459
    • 提供者:zhangxinggang
  1. lms

    1下载:
  2. verilog编写的lms算法模块,简单易用-lms module using verilog.It s simple.
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-02
    • 文件大小:1034
    • 提供者:邓小伟
  1. shukongfenpin

    0下载:
  2. 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。-NC divider output signal frequency is a function of input data. Using traditional methods of desig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:173768
    • 提供者:邱颖
  1. iclock

    0下载:
  2. 基于cycloneII的电子时钟,可实现手动调整时间,良好的人机界面,简单易用,编程结构清晰-CycloneII-based electronic clock, can be manually adjust the time, a good man-machine interface, easy-to-use, structured programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:919863
    • 提供者:henry
  1. uart_control

    0下载:
  2. 用verilog 实现的简易串口驱动模块儿,引脚简单,易用,可自己增减配置-verilog uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:598
    • 提供者:zhang da
  1. Counter

    0下载:
  2. 计时器的设计,在Quartus II上运行通过,简单易用,主要是For NJU CSers-The design of the timer, run by the Quartus II, easy to use, mainly For NJU CSers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:824185
    • 提供者:戴连鹏
  1. second

    0下载:
  2. 实现spartan3E板上的流水灯,是用verilog语言写成的,简单易用-Water board to achieve spartan3E lights, is written in verilog language, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:13596
    • 提供者:梅务昆
  1. shiyan_1

    0下载:
  2. 这是一个使用VHDL编写的串行加法器程序,简单易用,是初学者必备-This is a serial prepared using VHDL adder program, easy to use, is essential for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:304346
    • 提供者:wzl
  1. cyclone_ivProgramming-Guide

    0下载:
  2. 本应用笔记提供了一组简单易用的指南和一列在Cyclone® IV 设计中需要考虑的因素。 Altera 建议在设计过程中遵循本应用笔记中介绍的指南-This application note provides a set of simple and easy to use guidelines and a list of needs to be considered in the Cyclone IV design factors. Altera is recommended t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:490680
    • 提供者:huangwei
  1. m_xulie

    0下载:
  2. 这是用verilogHDL写的m序列发生器,简单易用,代码非常易读-It is written verilogHDL m sequence generator, easy to use, the code is very easy to read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:326091
    • 提供者:Bob
搜珍网 www.dssz.com