搜索资源列表
clock_1
- 简易数字钟，使用VHDL语言编辑，简单设计，容易学习用
eda-chengxu
- VHDL语言源程序，使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock
shuzizhong
- 实现简易的数字钟信号，由11个部分组成，顶层文件是数字钟。-To achieve a simple digital clock signal, by 11 parts, the top-level file is a digital clock.
project
- 介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序，并在可编程逻辑器件上下载验证。仿真和验证结果表明，该设计方法切实可行，具有一定的借鉴性。-digital clock
cpclock
- 能显示时、分、秒的简易数字钟，可以同时在6个共阳极数码管上显示，能实异步清0。代码部分-Can display hours, minutes, seconds, simple digital clock, can in the six common anode LED display, to implement asynchronous to 0. Code section
clock
- vhdl 简易数字钟 基于fpga 使用quartus7.0，便于移植到其他平台
jianyishuzizhong(schacodes)
- 简易数字钟(附原理图)c代码有详细的注释说明，还有详细的操作说明。-jianyishuzizhong c codes in detail
shuzizhong
- 简易数字钟，基本实现时间计数功能，外部中断，修改时间-Simple digital clock, counting time to achieve the basic function, external interrupt, modify time
clock
- EDA用maxplus2开发设计的简易数字钟，适合初学者，vhdL语言-EDA maxplus2 in development and design of simple digital clock, is suitable for beginners, vhdL language
EDA-experimental-guide-book
- 利用QUARTUS II 8.1软件进行简单的EDA设计。该实验指导书原理阐述清楚，内容详尽，实验过程描述清楚，每一个实验步骤都有具体的截图。该实验指导书包括四个基本实验：实验1 QUARTUS II 8.1软件的使用；实验2 图形法设计24进制计数器；实验3 60进制计数器；实验4 简易数字钟。-Use QUARTUS II 8.1 software for simple EDA design. The experiment instructions Rationale clear, deta
shuzizhong
- 基于basys2的简易数字钟，包含校时功能-A simple digital clock base on basys2 board, including timing function.
clock
- 一个简易的数字钟，可以根据输入的时钟频率来计时-A simple digital clock can be clocked based on the input clock frequency
clock
- 基于verilog简易数字钟，能够做到计时，闹钟，倒计时等功能。(Based on Verilog simple digital clock, can achieve time, alarm clock, countdown and other functions.)
简易数字钟
- 基于basys3的简易数字钟，可用于vivado开发环境入门，功能有计时和显示模块。(Basys3 based simple digital clock, vivado development environment can be used for entry, function, timing and display module.)