搜索资源列表
9.3_Pulse_Counter
- 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现 -based on V
mtd
- MTD定点浮点仿真，可直接用于fpga算法的仿真程序，产生了扫频信号，仿真直接输出系统频率响应函数，为系统测试带来好处-MTD fixed-point floating-point simulation, fpga algorithm can be used directly in the simulation program to produce a sweep signal, the direct simulation output system frequency response fun
shukongfenpin
- 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。-NC divider output signal frequency is a function of input data. Using traditional methods of desig
pwm
- ：随机脉宽调制是解决交流调速系统 中声学噪声的直接有效方法。随机零矢 量分 布是一种很好 的随 机方法，但其不对称的开关函数使其不适用于传统的电流采样方法。通过仿真表明 PWM周期中点采样的方 法无法得到准确的平均值，在分析不对称模式引起的纹波电流对电流平均值影响的基础上，提出了一种适合 于 RZV分布 的电流采样方法 。仿真结果证实该方法简单可行 。 -: Random pulse width modulation speed control system to solve
FPGA-Kai-Fa-Ban.REV2.0
- 本产品教程与注亍NIOS Ⅱ嵌入式开収,主要由C诧言开収,因此,打好C诧言的基础很重要,在此推荐一本《C程序设计诧言》(第2版),英文名为《The C Programming Language》(Second Edition),该书是由C诧言的设计者Brian W.Kernighan和Dennis M.Ritchie编写的一部介绍标准C诧言及其程序设计方法的权威性经典著作。全面、系统地讱述了C诧言的各个特性及程序设计的基本方法，包括基本概念，类型和表达式、控制流、函数不程序结构、指针不数组、结构
FPGA-zhengqie
- 可以考虑利用FPGA来构成系统检测获取偏振图像的Stokes矢量，而 由Stokes矢量来计算偏振角利用FPGA实现就比较复杂，往往又利用软件来实现，这 与最初利用FPGA硬件实现偏振图像的Stokes矢量计算达到实时性要求的初衷不符， 因此有必要设计出一种利用FPGA来硬件实现actan函数的计算的方法。 -Can be considered to constitute a system test using FPGA to obtain polarization images
Project2
- 1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断，作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描，每次扫描结合按键状态机的当前状态判断按键的有效性（消抖）及其时长（长按还是短按）。 Tdisplay用来定时激活LCD1602的显示（200ms一次，可自行修改）。 4、 整个系统在四种状态间流转：DISPL
Traffic-light-on-corssline-
- 本实验中主要应用了状态机以及减法器的设计原理。在状态连续变化的数字系统设计中，采用状态机的设计思想有利于提高设计效率，增加程序的可读性，减少错误的发生几率。同时，状态机的设计方法也是数字系统中一种最常用的设计方法。一般来说，标准状态机可以分为穆尔（Moore）机和米利（Mealy）机两种。在穆尔机中，其输出仅仅是当前状态值的函数，并且仅在时钟上升沿到来时才发生变化。米利机的输出则是当前状态值、当前输出值和当前输入值的函数。-In this experiment, the application
trafficagain
- 此程序是以VHDL来设计真实世界交通灯控制系统。经过下载到FPGA中调试，证明其真实可用。为了方便调用，特地将程序分成两个部分，包括主函数和一个数码管显示子程序。-This program is based on VHDL to design real-world traffic light control system. Been downloaded to the FPGA debugging, to prove its real available. Order to facilitate
func_gen
- 实现一个简易函数信号发生器的功能。系统上电后，默认输出低电平（无波形），默认初始频率为1KHz。波形输出频率可由开发板上的拨码开关SW0～SW3调节，可调范围为1KHz到2KHz，步进量为100Hz。波形由开发板上的DAC_A口输出。共有方波和三角波，正弦波三种波形可供选择，用户只需将开发板上的拨码开关SW6~SW7置成不同取值组合，就可以输出不同波形。其中方波的占空比可以用开发板上的按键开关BTN0~BTN1调节。系统重置按键为开发板上的按键开关BT7。另外，实验验收后我继续加入了锯齿波输出的
Ch5
- 《Verilog HDL数字系统设计及仿真》第五章任务、函数与编译指令源代码-" Verilog HDL design and simulation of digital systems," Chapter V tasks, functions and compiler directives
FPGA_phase_lock_demodulation
- FPGA 用Verilog语言实现数字锁相解调系统，包含了正交的DDS函数发生器和相应的AD驱动-FPGA digital demodulation system in Verilog lock, comprising a DDS orthogonal function generator and driving the corresponding AD