CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 红外模块

搜索资源列表

  1. IRDA

    0下载:
  2. 主要介绍红外接收与发射模块基于EDA的制作,文档说明很详细,共同分享,希望大家多传一些源码上来,这个网站太牛了,源码已经很多了,给我们的设计带来了很多方便,特别感谢站长,付出了辛勤的汗水,以后会多传源码的,
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:510927
    • 提供者:木 易
  1. ira_1

    0下载:
  2. 基于EP1C6Q240 FPGA 核心板的 红外 发射 接收 扩展板 的PCB SCH 的设计文档,红外发射采用PT2248芯片 完成,调制方式 PCM,红外接收采用接收一体头 完成送 FPGA 解码 后 在扩展板的 数码管模块上显示相应内容-EP1C6Q240 FPGA board based on the core of infrared transmitting and receiving expansion board PCB SCH design documents, infrared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:849742
    • 提供者:明年此时
  1. launch

    0下载:
  2. 基于EP1C6Q240 FPGA 核心板的 红外 发射 接收 扩展板 的PCB SCH 的设计文档,红外发射采用PT2248芯片 完成,调制方式 PCM,红外接收采用接收一体头 完成送 FPGA 解码 后 在扩展板的 数码管模块上显示相应内容-EP1C6Q240 FPGA board based on the core of infrared transmitting and receiving expansion board PCB SCH design documents, infrared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:187038
    • 提供者:明年此时
  1. IR_PT2222

    0下载:
  2. 使用FPGA开发板,VHDL语言写的一个红外线解码模块, 部分代码制作细微修改即可引用于不同红外线芯片。稳定度高(一再开发板上调试通过)-Using the FPGA development board, VHDL language to write an infrared decoder module Making minor changes to some of the code refer to different infrared chip. High stability (re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:513813
    • 提供者:lkh
  1. 3_3_mean_diltter(ALU)

    1下载:
  2. 3*3均值滤波的VHDL语言实现的工程,对红外图像进行有效的去噪处理。这是其中的ALU模块,专门用来测试其延迟状况的模块。-3* 3 mean filter VHDL language works effectively on the infrared image denoising. This is one of the ALU module, designed to test the status of the module delay.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:749216
    • 提供者:gglight
  1. irda_rx

    0下载:
  2. 红外收发器接收模块,很好很强大。采用Verilog设计并用Modelsim进行仿真,功能完全正确。-Infrared transceiver receiver module, very very strong. Using Verilog design and simulation using Modelsim, function entirely correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4731398
    • 提供者:iswl2009
  1. infrared_carrier

    0下载:
  2. 红外载波的发送模块,可以用于载波产生,设计很简单,容易看懂。-IR carrier transmission module can be used for carrier generation, the design is very simple, easy to understand.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:896
    • 提供者:l
  1. Cyclone4_115_IR

    0下载:
  2. FPGA下红外收发项目工程,基于cyclone4 芯片,包括项目verilog源码已经sof下载文件,对于基于fpga的红外模块开发很有参考价值。-Project under infrared transceiver FPGA based cyclone4 chips, including project sof verilog source code has been downloaded files for fpga-based infrared module development of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:85259
    • 提供者:bankfly
  1. 27_red_light_display

    0下载:
  2. 基于altera的fpga的红外遥控解码,数码管显示数据的模块。-Altera fpga-based company s infrared remote control decoding, digital display module data.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:507126
    • 提供者:赵振超
  1. Infrared_wireless_remote_control

    0下载:
  2. 基于fpga的ht6221红外遥控解码模块,可实现红外遥控的解码控制8个led灯的亮灭-Based on fpga ht6221 infrared remote control decoding module can be achieved infrared remote control decoding control 8 led lights off
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:10548224
    • 提供者:何以解优
  1. bus

    0下载:
  2. 公交车系统基于FPGA芯片的基础上,增加了数码管显示模块、语音自动报站模块、红外通信模块。站牌系统采用以FPGA为核心的主控芯片,增加液晶显示模块、红外通信模块、RS232总线模块、指示灯显示模块等。(The bus system is based on FPGA chip. It adds digital tube display module, voice automatic reporting module and infrared communication module. The bu
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:6710272
    • 提供者:幽山之隅
  1. temp

    0下载:
  2. 掌握时间一直是人们最基本的需求,而在快节奏的当今社会,时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,拥有更长的寿命,因此现在越来越得到广泛的使用。按照系统设计功能的要求,系统分为综合计时模块,数据调整模块,红外接收解码模块以及显示模块等4个模块,其中综合计时模块又包含7个子模块(年、月、日、星期、时、分、秒),每个子模块都具有预置,计数和进位的功能。(Time is always the basic need of p
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:1362944
    • 提供者:niconi
  1. FPGA_红外遥控系统设计

    0下载:
  2. 上电后我们的设计会发一次我们给定的数据码,然后在接受模块会接受到其发送的数据并在数码管上显示出来,之后我们可以用我们我的遥控键盘来发送数据,接收模块接收显示出来.(After power up, our design will send a given data code, then the receiving module will accept the data that it sends and display it on the digital tube. Then we can use
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:436224
    • 提供者:硅渣渣
搜珍网 www.dssz.com