搜索资源列表
jiyuxianxfzmdymqyj
- 基于VHDL的线性分组码编译码器设计-jiyuVHDLdexianxinfzm
code(opp)
- vhdl语言实现线性分组码的编码以及解码-vhdl language of linear block code encoding and decoding
linear-code
- 线性分组码的matlab 源程序 线性分组码的verilog源程序-linear code matlab/verilog
7-4-linear-space-time-block-codes-
- 7-4线性分组码编码器 vhdl描述-7-4 linear space-time block codes encoder vhdl derect
fpga
- 线性分组码的FPGA仿真与实现。欢迎分享，分享快乐。-The FPGA simulation and realization of the linear block code.Welcome to share, share the happiness.
linear
- 线性分组码编码电路和译码电路实现程序，仿真测试文件-Controls, coding, simulation test file linear block code
Verilog的135个经典设计实例
- Verilog的135个经典设计实例，部分摘录如下：【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】（7，4）循环码纠错译码器【例 12.10】（7，4）线性分组码译码器【例