CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 编译可用

搜索资源列表

  1. VHDL-Clock

    0下载:
  2. 用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。-write VHDL clock procedures. Modular programming. The EPM7128 chips download. Build environment or Quartus Maxplus available.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4347
    • 提供者:单单
  1. szz

    0下载:
  2. 是EDA设计的数字钟的VHDL语言程序,可用Max+Plus2进行编译,仿真并下载到芯片中。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2151
    • 提供者:leo
  1. vga_colors

    0下载:
  2. 通过vga通讯控制显示器显示七彩条文,通过quartus编译的程序,可用-Communication and Control through the vga display colorful provisions quartus compiled through the procedures that can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:276673
    • 提供者:夏英杰
  1. cont10_v.sym

    0下载:
  2. 十进制计数器既可采用QuartusII的宏元件74160,也可用VHDL语言设计。在项目编译仿真成功后,将设计的十进制计数器电路设置成可调用的元件cont10_v.sym,用于4位十进制计数器的顶层设计。-Decimal counter can use QuartusII macro components 74160, also available VHDL language design. After the success of the project compiled simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:869
    • 提供者:常云飞
  1. conformPulse

    0下载:
  2. 本程序实现了对两相混合式电机提供4路驱动信号,相位相差90,180,另外也提供了拨码开关控制的频率输出选择,输出频率最大是5M,外部全局时钟是10M,采用的芯片是epm7128slc-84-15, 管脚分配可以参考管脚分配文件,对应驱动电机信号是两相双极性A+,A-,B+,B-. 编译环境是quartusII 8.0,这段代码可用来调试步进电机双桥驱动电路,也可用当信号发生器使用。-The program realization of two-phase hybrid motor provide
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:27481
    • 提供者:lijunke
  1. 8X8LED

    0下载:
  2. 8x8LED点阵显示,已编译成功,VHDL语言编写,亲测可用。-8x8LED dot matrix display, VHDL language, pro-test is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:249993
    • 提供者:hdz
  1. LCD12864VERILOG

    0下载:
  2. 12864lcd点阵显示,已编译成功,verilog语言编写,亲测可用。-12864lcd dot matrix display, has been compiled successfully, verilog language, pro-test is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:710298
    • 提供者:hdz
  1. pinlvji

    0下载:
  2. 频率计数码管显示,已编译成功,VHDL语言编写,亲测可用。-Frequency meter digital display, has been compiled successfully, VHDL language, pro-test is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:793402
    • 提供者:hdz
  1. DS18B20

    0下载:
  2. 基于18b20的温度计,已编译成功,VHDL语言编写,亲测可用。-18b20-based thermometer, compiled successfully, VHDL language, pro-test is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:753754
    • 提供者:hdz
  1. display

    0下载:
  2. 各种显示模块,包括4位LED,LED点阵6个16×16及液晶显示模块源码,经测试直接可用,keil编译,期望对大家有帮助。-A variety of display modules, including four LED, LED dot matrix 6 16 × 16 and LCD module source code, the test can be used directly, compiled by keil , expected to help everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10377
    • 提供者:程昱
  1. text_fir_lbq

    0下载:
  2. 本人毕业论文中的一个模块,我FIR有限长滤波器,可以直接编译仿真下载。。实际测试可用-A module in my thesis, I finite length FIR filters can be directly compiled simulation download. . The actual test are available. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:2502063
    • 提供者:shao
  1. uart-jiazhen

    0下载:
  2. 用 verilog 编写的串口通信程序,编译通过,代码完整,非常好用下载就可用,全力推荐新手使用-Using verilog prepared by the serial communication program, compile, code integrity, very easy to use you can download to use, fully recommended for newbies
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3500698
    • 提供者:
  1. dds

    0下载:
  2. 12位精度的DDS。quartus ii 编译通过。所有源代码正确,可用。-12 precision DDS. quartus ii compile. All source code is correct and available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:79938
    • 提供者:ecnu
  1. I2C

    0下载:
  2. i2c总线控制器。VHDL。quartus ii 编译通过。代码正确可用。-i2c bus controller。。VHDL。quartus ii compiled. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:501226
    • 提供者:ecnu
  1. Elevator-controller

    0下载:
  2. 电梯控制器。VHDL。quartus ii 编译通过。代码正确可用。-Elevator controller。VHDL。quartus ii compiled. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:302980
    • 提供者:ecnu
  1. Taxi-meter

    0下载:
  2. 出租车计费器。VHDL。quartus ii 编译通过。代码正确可用。-Taxi meter。VHDL。quartus ii compiled. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:223258
    • 提供者:ecnu
  1. Microwave-controller

    0下载:
  2. 微波炉控制器。VHDL。quartus ii 编译通过。代码正确可用。-Microwave controller。VHDL. quartus ii compile. Correct code is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:265457
    • 提供者:ecnu
  1. qiangdaqi

    0下载:
  2. 基于verilog语言的六路抢答器设计代码,编译环境为quartus9.0,自己的一个课程设计,测试可用-Based on the six-way Responder design code verilog language compiler environment quartus9.0, one of their own curriculum design, test available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1067
    • 提供者:林峰
  1. HAMMING1

    0下载:
  2. 基于VHDL语言的汉明码编码,用于fpga实现,编译可用。-Based hamming coded VHDL language for fpga realization, the compiler available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:182700
    • 提供者:刘雪娇
搜珍网 www.dssz.com