CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 自动校准

搜索资源列表

  1. alarm

    0下载:
  2. (1):最基本的时间设定与校准功能; (2):闹钟定时功能,以及闹钟响铃功能; (3):一定条件下可以实现闹钟的时间自动修改功能; (4):当前时间为整点时实现整点报时功能。 (5):定时显示与计时显示可以实现任意切换 -(1): the most basic function of time for setup and calibration (2): clock timing, as well as the ringing alarm clock function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1039
    • 提供者:xiaodaselang
  1. DDR-SDRAM

    0下载:
  2. 本应用指南描述了在 Virtex™ -4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延迟。-This application note describes a Virtex ™ -4 XC4VLX25 FF668-10C to implement the DDR SDRAM device controller. The clock control to ach
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:54183
    • 提供者:syf
  1. Calendar

    0下载:
  2. ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒,即在一定时间段内显示年、月、日(如20080101),然后在另一时间段内显示时、分、秒(如00123625),两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮,但校年和校时同用一个按钮,即在显示年、月、日时用此按钮校年,在显示时、分、秒时则用此按钮校时,依此类推。-① T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4995193
    • 提供者:wtm_dxyb
搜珍网 www.dssz.com