CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 衰减

搜索资源列表

  1. FIRvhdl

    0下载:
  2. 用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation - 30dB. 2. With fluctuating within less than 1DB. 3. With MATLIB with MAX
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3072
    • 提供者:达闻西
  1. FIR低通滤波器部分模块

    0下载:
  2. 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5244
    • 提供者:吴健宇
  1. 2fsk

    0下载:
  2. 对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率(移频键控),是信息传输中使用得较早的一种调制方式。它的主要优点是:实现起来较容易;抗噪声与抗衰减的性能较好;在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:18138
    • 提供者:莱茵夏
  1. firfilter

    0下载:
  2. FIR滤波器:自定滤波器的类型(低通,高通或带通)、设计指标(通带截止频率、通带波纹、阻带截止频率、阻带衰减) 1、根据指标选择合适的窗函数,用窗口设计法设计符合指标的FIR滤波器;并验证其性能是否满足预定指标。 -FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1721
    • 提供者:milijly
  1. xb

    1下载:
  2. 用汉宁窗设计一个FIR高通数字滤波器,满足以下参数要求:通带边界频率ωp=0.7π,通带内衰减函数αp=0.4dB;阻带边界频率Ωs=0.4π,阻带内衰减函数为αs=55dB。-With the Hanning window design an FIR high-pass digital filter to meet the requirements the following parameters: passband edge frequency ωp = 0.7π, pass-band at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:126104
    • 提供者:xbwu1
  1. configue_vga

    0下载:
  2. RDA1005L数字信号衰减芯片SDI接口配置代码-RDA1005L chip digital signal attenuation SDI interface configuration code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:771
    • 提供者:周宇
  1. cic5

    0下载:
  2. 5级级联CIC滤波器的VHDL程序。CIC是最简单最易实现的低通滤波器,通常CIC滤波器如果采用单级,带外衰减不够,因此需要级联使用,5级级联的CIC带外衰减能够满足大多数的设计要求。而带内的衰减可以采用补偿滤波器抵消掉绝大部分。-the code of 5-CIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:956
    • 提供者:陈建敏
  1. comp_sheji1

    0下载:
  2. CIC补偿滤波器的VHDL代码。通常单级的CIC阻带衰减不够,级联后阻带衰减满足要求,但是通带衰减又太大,补偿滤波器就是为了满足带内衰减要求而设计的。-THE code of CIC compensation filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1019
    • 提供者:陈建敏
  1. ATTEN_CPLD_INIT

    0下载:
  2. 串行转并行,复位,并行转串行,通道选择,衰减信号,所有代码在一起-Serial to parallel, reset, parallel-to-serial channel selection, signal attenuation, all the code together
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:8397061
    • 提供者:王萌
  1. shuaijian_FINAL

    0下载:
  2. 一种基于计算机硬件的verilog程序,主要针对衰减信号,AD5543系列的芯片-A computer-based hardware Verilog procedures, mainly for signal attenuation, AD5543 chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:258065
    • 提供者:王萌
  1. dc_rmv

    0下载:
  2. 这是一个用verilog写的DC滤波器,即melp算法中预处理部分,主要滤除50hz工频干扰,采用一个4阶的切比雪夫高通滤波器,截去频率位60hz以下的信号,其阻带的衰减位30db。-This is a verilog to write a DC filter the preprocessing part that melp algorithm, main filter 50hz frequency interference, the use of a fourth-order Chebyshe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:4755746
    • 提供者:张妞妞
  1. Filter

    0下载:
  2. 该代码主要实现环路滤波器矩阵的设计,环路滤波器的功能主要是在鉴相器的输出端衰减高频误差分量,以提高抗干扰性能;在环路跳出锁定状态时,提高环路以短期存储,并迅速恢复信号。-The code mainly realizes the design of loop filter matrix, Loop filter function is mainly in the output of the phase discriminator attenuation of high frequency erro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1000
    • 提供者:HQ
搜珍网 www.dssz.com