CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 计算机原理

搜索资源列表

  1. 微处理器的设计与实现

    0下载:
  2. 一个简单的微处理器的实现,能够进行几种常见的操作,对于熟悉计算机的工作原理很有帮助,并且附有详细的设计报告和设计思路。在word文档最后给出了源代码。-a simple microprocessor to achieve, for several common to the operation of the computer for those familiar with the working principle helpful, and with the detailed design re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:448298
    • 提供者:郭慧勤
  1. cpu_vh

    0下载:
  2. 一个大学计算机组成原理CPU的课程设计,比一般的CPU的课程设计多了几种寻址方式,总共六种寻址方式,对CPU的内部问题能有很深的了解。-Principles of Computer CPU of a university curriculum design, the CPU than the average of several courses designed to address multi-mode, a total of six addressing modes, the CPU'
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1374888
    • 提供者:
  1. multi_cycle_cpu

    0下载:
  2. 多周期cpu,multi_cycle_cpu,南京大学计算机系计算机组成原理实验-Of multi-cycle cpu, multi_cycle_cpu, Nanjing University Department of Computer Science Computer principle experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11705332
    • 提供者:sunying
  1. alu_arm_alu_mips

    0下载:
  2. 加法器的arm实现和mips实现,alu_arm,alu_mips,南大计算机系计算机组成原理实验-Adder arm to achieve and realize mips, of alu_arm alu_mips, Nanda, Department of Computer Science Computer principle experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1171220
    • 提供者:sunying
  1. zzx

    0下载:
  2. 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 写完一看,一个并串转换居然搞了这么大,有点失败。但是整个代码已经通过了后仿真,而且思路还是比较清楚的,可靠性和稳定性方面也应该没有问题滴,呵呵。不过说老实话,里面有些信号是确实可以去掉的,不过后来就懒
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:7011
    • 提供者:zzx
  1. colorful_signal

    0下载:
  2. 设计并调试好一个VGA彩条信号发生器,并用EDA实验开发系统(拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, ACEX1K系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)进行硬件验证。 设计思路 由系统提供的时钟源引入扫描信号,根据VGA彩色显示器的工作原理,设计出各种颜色编码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7770
    • 提供者:lijq
  1. KD_CPU_src

    0下载:
  2. verilog语言写的8位CPU源代码,基本的算术运算和逻辑运算,对于学习计算机原理和verilog语言都有良好的效果-Verilog Language Writing 8-bit CPU source code, the basic arithmetic operations and logic operations, the study of computer principles and Verilog language has good results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:57107
    • 提供者:zz
  1. chuanbingzhuanhuan

    0下载:
  2. 这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 -And the string conversion of the code is relying on the synchronization state machine to achieve its c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1009
    • 提供者:盛忠良
  1. computer

    0下载:
  2. Maxpluss2开发环境,用VHDL语言做的计算机组成原理课程设计-Maxpluss2 development environment, using the VHDL language curriculum design principles of computer components
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4154623
    • 提供者:冰霜
  1. Eat_beans_on_the_8086_games

    0下载:
  2. 本项目在FPGA上生成8086指令兼容的软核以及外设,并在此基础上跑通pc机上古老但是仍然有趣的吃豆子PACMAN游戏, 作为本科微机原理课程的实验。 通过本项目,学生可以学习到8086的基本结构, 在TurboC下如何进行嵌入式C语言编程,汇编语言, 计算机组成等基本原理, 有独立设计基于8086的SOC软硬件的能力。-The project generated in the FPGA on the 8086 Directive, as well as soft-core-compatible
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6281343
    • 提供者:xiaoxu
  1. web

    0下载:
  2. 模拟网络串行通信 近期对计算机间通信比较感兴趣,同时研究usb通信原理,起步为串行通信于是想为更好地理解其机理做一定基础性研究,故做了异步串行通信设计实验。 经过QUARTUS验证,获得了一等奖!-Simulation of the recent serial communication network between the communication of more interested in computers, communications usb at the same time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1860935
    • 提供者:ayls
  1. QinYuchu

    0下载:
  2. 用vhdl做的计算机组成原理课程设计的资料,实现加法运算,进行求和,仿真实例等资料!-Vhdl to do with the computer information on the composition of curriculum design principles to achieve the addition operation, a sum, simulation examples, etc.!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:848378
    • 提供者:23432
  1. KEISHI_CPU

    0下载:
  2. 计算机原理课程的课设,做了一个cpu,希望对学习计算机原理的同学的学习有帮助-Principle of the class set the computer to do a cpu, want to learn computer theory help students learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:66127
    • 提供者:
  1. KD-CPU

    1下载:
  2. 计算机原理课程设计给予Verilog做的课题,丰富的指令支持,LOOP,TRAP、以及子程序调用等-Principles of curriculum design to do the computer issues a rich instruction support, LOOP, TRAP, and subroutine calls, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-02
    • 文件大小:503808
    • 提供者:张鸿云
  1. DataCycle

    1下载:
  2. 一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。-cpu cpu cpu cpu cpu cpu cpu cpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:719542
    • 提供者:zzh
  1. PipelineSim

    2下载:
  2. 一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-23
    • 文件大小:68608
    • 提供者:zzh
  1. PIPELINE

    0下载:
  2. 一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8720482
    • 提供者:zzh
  1. PipelineCPU

    1下载:
  2. 一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2489900
    • 提供者:zzh
  1. 实验九 计算机核心(CPU+RAM)的设计与实现

    1下载:
  2. 计算机组成原理的CPU实验,基于quartus平台(CPU experiment of computer organization principle, based on quartus platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-11-07
    • 文件大小:3360768
    • 提供者:丁丫头
  1. 2017级计算机组成原理课程设计任务1--CPU设计实验

    0下载:
  2. 学习计算机组成原理的必备利器 用实际操作来亲身感受计算机的内部工作原理(A necessary tool for learning the principle of computer composition Experience the inner workings of a computer with actual operation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-05-29
    • 文件大小:23060480
    • 提供者:溜溜66
« 12 3 »
搜珍网 www.dssz.com