CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 调制信号

搜索资源列表

  1. de_PL_MPSK

    0下载:
  2. 基于VHDL硬件描述语言,完成对MPSK调制信号 的解调(这里M=4),即QPSK的解调
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:278597
    • 提供者:王勇
  1. fsk

    0下载:
  2. 采用vhdl实现fsk调制信号,输入信号可以采用随机码。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1462
    • 提供者:白杨0129
  1. BOC

    0下载:
  2. 本文设计了一个区域卫星导航系统的BOC调制信号产生器,产生一个有BOC、C/A码、P码合成的信号-This design of a regional satellite navigation system BOC modulation signal generator to produce a BOC, C/A code, P code signal synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:814464
    • 提供者:杨帆
  1. MPSK_VHDL

    0下载:
  2. --文件名:PL_MPSK --功能:基于VHDL硬件描述语言,对基带信号进行MPSK调制(这里M=4) -- File Name: PL_MPSK- features: VHDL hardware descr iption language based on the base-band signal MPSK modulation (here M = 4)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:80461
    • 提供者:huangsong
  1. PSK_VHDL

    0下载:
  2. CPSK调制VHDL程序 --文件名:PL_CPSK --功能:基于VHDL硬件描述语言,对基带信号进行调制 -VHDL procedures CPSK modulation- the file name: PL_CPSK- features: VHDL hardware descr iption language based on the base-band signal modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:73127
    • 提供者:huangsong
  1. VHDLcodeofMPSK

    0下载:
  2. 基于VHDL硬件描述语言,对基带信号进行MPSK调制(这里M=4)-VHDL code for MPSK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:80212
    • 提供者:时国美
  1. VHDL

    0下载:
  2. PWM控制就是产生一定周期,占空比不同的方波信号,当占空比较大时,电机转速较高,否则电机转速较低。当采用FPGA产生PWM波形时,只需FPGA内部资源就可以实现,数字比较器的一端接设定值输出,另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平,当计数器大于设定值时输出高电平,这样就可通过改变设定值,产生占空比不同的方波信号,从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成,如图1所示:  FPGA中PWM脉宽调制信号产生电路; &
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:37426
    • 提供者:袁玉佳
  1. tiaozhi_CPLD

    0下载:
  2. 几种通信中的调制信号,基于VHDL语言的,有相关的波形仿真文件 ,希望对大家有所帮助-Several of the modulation signal communication, based on the VHDL language, the simulation waveform related documents, I hope all of you to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:279575
    • 提供者:李建兵
  1. FSKdemodulation

    0下载:
  2. 基于VHDL硬件描述语言对FSK调制信号进行解调 -A VHDL program to realize the FSK demodulation of digital signals
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:755
    • 提供者:yuanzongliang
  1. FPGACPLDMSK

    0下载:
  2. 为了便于信号发射,提高信道利用率、发射功率效率以及改善通信质量,人们研制出各种通信信号的调制样式。尽管调制样式多种多样,但实质上调制不外乎用调制信号去控制载波的某一个(或几个)参数,使这个参数按照调制信号的规律而变化。调制信号可以分别“寄生”在已调信号的振幅、频率和相位中,相应的调制就是调幅、调频和调相这三大类熟知的调制方式。 MSK信号就是调频这一大类中的一种相位连续的移频键控。其主要特点是包络恒定,带外辐射小,实现较简单,可用于移动通信中的数字传输 -see up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:247468
    • 提供者:张开
  1. pwm

    0下载:
  2. 运用FPGA 产生pwm脉宽调制信号的源代码-use fpga generate pwm signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2425872
    • 提供者:任彩虹
  1. maikuantiaozhifashengqi

    0下载:
  2. VHDL语言编写的正负脉宽数控调制信号发生器-VHDL language of the positive and negative pulse-width modulated signal generator NC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:8849
    • 提供者:
  1. Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a

    0下载:
  2. 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案,重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis,简称DDS),并针对各个关键模块算法进行matlab设计仿真,展示仿真结果。其次,研究调制解调系统解调部分的基本原理和各个模块的设计方案,重点研究差分解调,数字下变频和位同步算法,也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真,得出结论。在此基础 上,采用超高速
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:5458230
    • 提供者:cai
  1. signal

    0下载:
  2. 本例实现了一个FSK/PSK信号调制通信系统。通过FPGA平台上的按键控制,可分别产生FSK和PSK波形。-This example implements a FSK/PSK modulation communication systems. FPGA platforms through key control, FSK and PSK waveforms are generated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:27218
    • 提供者:周志法
  1. fsk

    2下载:
  2. 过零检测法设计了一种FSK数字解调器,实现了对FSK数字调制信号的解调,达到了解调的目的-Zero-crossing detection method designed a digital FSK demodulator is realized on the demodulation of FSK digital modulation signals, to understand the purpose of transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:633
    • 提供者:朱伟
  1. vhdlcoder

    1下载:
  2. 本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加/减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:59211
    • 提供者:李磊
  1. AM

    0下载:
  2. AM信号的调制解调DSP算法,包括原理和应用-AM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:191750
    • 提供者:phzhang
  1. PWM

    0下载:
  2. 数控脉宽正负调制信号发生器vhdl程序代码-Positive and negative pulse width modulated digital signal generator vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:339647
    • 提供者:mu ruo yu
  1. zhengxian

    0下载:
  2. 实现了ASK,PSK,FSK调制信号产生的数字信号源-To achieve the ASK, PSK, FSK modulation signal generated by digital signal source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:18763
    • 提供者:sam.zhang
  1. AM调制解调

    1下载:
  2. 基于Artix-7 FPGA的AM调制解调代码,从AD读入信号后,进行AM调制,并解调输出(将代码分成两个工程就是AM的调制和解调),其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and demodulates the output (the code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-20
    • 文件大小:41027584
    • 提供者:Emmanuel000
« 12 3 4 5 6 »
搜珍网 www.dssz.com