搜索资源列表
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
eda
- 消抖程序，已经通过软件仿真，验证通过，并在试验箱上下载成功，可以达到预期的效果
多功能波形发生器VHDL程序与仿真
- 非常实用的一款软件,多功能波形发生器VHDL程序与仿真
chuan2
- 用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合-Prepared using verilog HDL and string conversion module, in the ISE software simulation, and can also be integrated
Camera_Interface_Verilog
- 该源代码包是基于片上系统的摄像头接口的Verilog语言程序，它包括以下5部分：RTL源代码，测试平台，软件仿真C代码，FPGA综合时的sdc和ucf文件，说明文档。-This source code package is the camera interface module based on the SoC use Verilog language. It has the following 5 parts: RTL code, testbench, software simulating
modelsim
- SOPC Builder创建的CPU，能够满足简单的VHDL软件仿真-SOPC Builder to create the CPU, to meet the simple VHDL software simulation
jisuanqi
- 用VHDL语言实现通用计算器设计，MUXPLUS2软件仿真验证-Implementation using VHDL language design generic calculator, MUXPLUS2 software simulation to verify
QII_Simulation_CN
- 很好的quartus软件仿真教程，flash版。-Good quartus software simulation tutorials, flash version.
h_adder
- 一种半加器的算法，是基于VHDL软件仿真。请大家下载参考！-A full-adder algorithm is based on the VHDL software emulation. Please download the reference!
fpu100_latest.tar
- 这是一个32位的浮点运算单元（FPU），它可以根据IEEE754标准被完全编译。此FPU已被硬件测试和被软件仿真通过。-This is a 32-bit floating point unit (FPU),It can do arithmetic operations on floating point numbers. The FPU complies fully with the IEEE 754 Standard. The FPU was tested and simulated in h
fenpinpi
- quartusii软件仿真实验代码 分频器-quartusii software simulation code divider
jiafaqi
- quartusii软件仿真实验代码 十进制加法计数器-quartusii software simulation code decimal addition counter
miaobiao
- quartusii软件仿真实验代码 秒表 24小时计时-quartusii software simulation code stopwatch 24 hour time
fsk
- vhdl语言实现信号的fsk调制和解调。用 Quartus软件仿真-vhdl language signals fsk modulation and demodulation. Software simulation using Quartus
clock
- 基于Verilog的数字时钟的源代码 用quartusII7.2软件仿真通过-Verilog-based digital clock
SERDES
- 基于Verilog的串并转换器的设计与实现，采用两种不同的方案来实现串并和并串转换的功能，并用ISE软件仿真以及chipscope的调试-Verilog-based serial and parallel converter design and implementation of two different programs to achieve the string and and and string conversion functions, and use the ISE softwa
fir-filter-design-using-fpga-with-MAX-Plus2
- 基于FPGA的高阶FIR滤波器设计用max-plus －II软件仿真-fir filter using fpga with max-plusII
modelsim
- Modelsim仿真软件的使用比较复杂，本教程中详细说明了该软件的安装注意事项、前仿真后仿真的相关用法以及相关问题的解决方法-Modelsim simulation software is more complex to use, this tutorial explains in detail the installation of the software note, the former related to use of simulation and post-simulation so
lift
- 本课题要求设计一个电梯控制系统，传统的电梯控制系统仅仅要求实现对一栋电梯的控制，而本题要求设计一个实现两栋电梯联动的基于VHDL的电梯控制系统。具体要求如下： 需要大楼为4层，2部电梯，每部电梯内部都有如下按键：1-4楼的按键选择，开门键，关门键，报警键。每部电梯的每层楼外面都有上楼键和下楼键（1楼只有上楼键，六楼只有下楼键）。电梯的设计参照日常生活中电梯实际运行规律设计。 两部电梯之间互相联动，即同时按下任何一部电梯的外部向上或向下键之后，两部电梯同时接受此指令，然后由系统判断，与该请求所
fft_256
- 256点的fft，使用verilog硬件描述语言实现，可以在quartus等仿真软件仿真-failed to translate