CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 软件工程

搜索资源列表

  1. b8bit_adder

    0下载:
  2. 8位的加法器设计,分4个工程完成的,用的是Quartus II软件。-eight of the adder design, four hours to complete the project, using the Quartus II software.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:520064
    • 提供者:jk
  1. helloworld-ce

    0下载:
  2. Tensilica开发平台实例,此工程项目文件可用Xtensa软件打开。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4301
    • 提供者:xiaomage
  1. paobiao

    0下载:
  2. 软件开发环境:ISE 7.1i 仿真环境:ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒,秒,分”计时功能的数字跑表; 2. 工程在project文件夹中,双击paobiao.ise文件打开工程; 3. 源文件在rtl文件夹中,paobiao.v为设计文件,paobiao_tb.tbw是仿真测试文件; 4. 打开工程后,在工程浏览器中选择paobiao_tb.tbw,在Process View中双击“Simulation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:156342
    • 提供者:李华
  1. traffic_control

    0下载:
  2. 软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器; 2. 工程在project文件夹中,双击traffic.ise文件打开工程; 3. 源文件在rtl文件夹中,traffic.v为设计文件,traffic_tb.tbw是仿真波形文件; 4. 打开工程后,在工程浏览器中选择traffic_tb.tbw,在Process View中双击“Simulation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:249362
    • 提供者:李华
  1. hgb_pci_host

    0下载:
  2. 内有一PCI 主 和PCI从,PCI TARGET 都是公开代码的,是工程文件,有仿真工程,使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持: 1、 对目标PCI_T进行配置; 2、 对目标进行单周期读写; 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的!!!软件里面调试仿真了半天,终于调通了,到了下载就突然弹出窗口说包含了有限制的IP CORE,是限制使用的
  3. 所属分类:VHDL编程

    • 发布日期:2013-01-11
    • 文件大小:2713327
    • 提供者:黄光边
  1. 基于FPGA的软件CDR

    4下载:
  2. 用FPGA实现CDR,可用于LVDS串化解串,ALTERA原厂工程,实用!
  3. 所属分类:VHDL编程

    • 发布日期:2011-11-05
    • 文件大小:1525570
    • 提供者:arcui1984
  1. altera.rar

    0下载:
  2. 在调试nios ii时,由于软件或者是环境的改变造成原先建好的工程不能正常使用,提供一点解释希望能有所帮助,when debugging Nios ii, or because of software changes in the environment are caused by the original construction of the project should not normally use, to provide a little hope to be helpful to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1786
    • 提供者:yushenghui
  1. 典型实例10.8 字符LCD接口的设计与实现

    0下载:
  2. 典型实例10.8 字符LCD接口的设计与实现 软件开发环境:ISE 7.1i 硬件开发环境:红色飓风II代-Xilinx版 1. 本实例控制开发板上面的LCD的显示; 2. 工程在\project文件夹里面 3. 源文件和管脚分配在\rtl文件夹里面 4. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。,Typical examples of character LCD interface 10.8 The Des
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-22
    • 文件大小:313607
    • 提供者:王磊
  1. Quartus_II_7.0.rar

    0下载:
  2. Quartus II 7.0工程修复大法。修复不能打开的工程。有人在7.2的软件下用本方法也成功修复。 他是修复这个错误: Error: Can t open project -- you do not have permission to write to all the files or create new files in the project s database directory,Quartus II 7.0 Dafa repair works. Restoration pr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:544254
    • 提供者:gan
  1. ptpress

    0下载:
  2. Altera FPGACPLD设计(高级篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (Advanced papers) supporting CD-ROM, the book provides a complete project files fo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:55444480
    • 提供者:lyy
  1. Altera-FPGACPLD

    0下载:
  2. Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a complete project files for al
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:61037568
    • 提供者:lyy
  1. LED2

    0下载:
  2. 采用Verilog hdl编程语言实现led显示,有工程代码用QII软件编译调试-led Verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:112526
    • 提供者:zhangyanshuang
  1. NIOS_JTAG_UART

    0下载:
  2. FPGA开发板上的JTAG——UART完成的工程设计,包括CPU内核设计合软件设计-FPGA development board JTAG- UART completed the engineering design, including the CPU core design combined software design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7813810
    • 提供者:张一
  1. EDA

    0下载:
  2. VHDL上机手册(基于Xilinx ISE) ___________________________________________________ 1 ISE 软件的运行 2 创建一个新工程 3 创建一个VHDL源文件框架 4 输入VHDL程序 *5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 -eda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:183717
    • 提供者:tom
  1. ModelSimdeyongfa

    0下载:
  2. 这是ModelSim软件建立工程、仿真的简单快捷方法,是我的总结,希望可以帮助想要使用ModelSim做仿真的朋友-This is the ModelSim software to establish engineering, simulation of a simple and speedy way is my conclusion, I hope to help do you want to use the ModelSim simulation of a friend
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:163991
    • 提供者:战神
  1. CHICAGO5Manual

    0下载:
  2. 高科技的发展使芯片设计不再是半导体工业的领域,现场可编程逻辑阵列(FPGA)的出现使通过软件来快速实现芯片设计成为可能。本系统是广泛面向全球的工程技术人员和大专院校学生,使您能够在最短的时间内掌握FPGA的应用与VHDL/AHDL/Verilog HDL这一电子逻辑设计利器,迅速的加入高级电子设计人才行列。-The development of high-tech chip design is no longer the field of semiconductor industry, fiel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:257817
    • 提供者:童志通
  1. DMX512_2_23

    1下载:
  2. 本系统设计利用FPGA设计了一个接在电脑串口上的一个DMX512协议的转接卡,它可以让你的电脑变成一台超强的电脑灯控制台或者调光台、LED控制器等。通过电脑软件,可以控制电脑灯或者其他DMX512协议的设备,比如LED灯、激光灯、PAR灯、DJ设备等等。 本系统还有体积小巧携带方便等特点,足够一般的娱乐场所、多功能厅、会议厅等场所使用,同时采用电脑进行灯光的控制,也可以提升工程的技术含量,显得更高科技。通过简单更改DMX模块的UART部分,还可以将串口转换usb接口,不过由于手头上的FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2223605
    • 提供者:swekey
  1. edk_intro_1

    0下载:
  2. SpeedwayDesign Workshop的EDK完整设计流程参考,包括处理器介绍、总线结构、BSB介绍和执行、添加IP核、创建软件工程: • Xilinx processor solutions • Processor bus structures and typical systems • Development tools • Base System Builder (BSB) • Lab 1 –Part 1 &
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1764405
    • 提供者:何锐
  1. iir_50hz

    0下载:
  2. IIR50Hz数字工频陷波,Altera cyclone2开发板,Quartus9.1软件工程的文件,Verilog HDL代码。-IIR50Hz digital frequency notch, Altera cyclone2 development board, Quartus9.1 project files, Verilog HDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3602295
    • 提供者:jiangph
  1. 软件工程 copy

    0下载:
  2. 熟悉编码、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 掌握用MSI设计的祝贺逻辑电路的方法(Familiar with the functions and application methods of combinational logic function modules, such as code, decoder, data selector, etc. Mastering the logic circuit of congratulation logic circuit d
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:1071104
    • 提供者:benjamina
« 12 3 4 »
搜珍网 www.dssz.com