搜索资源列表
alu181
- alu运算器vhdl代码，介绍了16中运算方法，可用于cpu的设计中
三种16位整数运算器的ALU设计方法
- 三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
HwLog10.rar
- 用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。,It is a verilog design of LOG10 calculation unit, which is based on LUT arithmatic. And it is applicated in Altera FPGA.
MIPS
- 组成原理大作业--基于MIPS的运算器设计，内附详细设计文档，包含设计文档和使用手册，主程序，测试程序，还有设计的框图等。实现了可以执行基本的MIPS有关运算器相关的指令共17条，用Verilog编写。-Composition Principle big operation- based on the MIPS computing design, containing a detailed design document, including design documentation and u
ALU
- vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device
s
- 基于VHDL的选择运算器，可以通过选择端选择加减与或四种运算，每个时钟周期刷新结果一次。注释已给出。-The choice of VHDL-based computing device, you can choose by selecting the side addition and subtraction with or four kinds of operations, the results of one per clock cycle refresh. Note has been gi
16weiyunsuanqi
- 16位运算器的设计和实现，具有参考价值，适合vhdl课设-16-bit computing design and the realization of a reference value for class-based vhdl
CPU
- 32位5级流水线CPU设计指令系统、指令格式、寻址方式、寄存器结构、数据表示方式、存储器系统、运算器、控制器和流水线结构等-32bit pipeline CPU
alu_cpu
- verilog实践 alu_cpu 算数运算器的verilog实现-Verilog arithmetic practice alu_cpu s Verilog achieve
shifter
- 移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制
subadd
- 一个四位二进制加/减运算器。 要求：当控制端G＝0时做加运算，G＝1时做减运算。用发光二极管表示运算结果的正、负。用数码管显示运算结果：加运算时，相加之和不超过15，减运算时，结果可正可负，但都用原码表示。-Plus a four binary/by calculator. Requirements: When the control terminal G = 0 when computing increases, G = 1 when computing reduced. Computin
CPU
- 本人主要是介绍CPU和运算器级联的程序，采用的是VHDL语言-I was to introduce the CPU and the main computing device cascade process, using the VHDL language
mymux
- 实现基于FPGA/QuartusII的乘法运算器,具有图形文件,可以仿真编译运行,是你课程设计的好参考资料!-Based on FPGA/QuartusII of multiplication, and with a graphics file, you can run the simulation compiler is a good curriculum design your reference!
alu_32_bit
- 用Verilog编写的32位ALU（运算器），具有与、或逻辑运算；加、减算术运算；小于置一，零检测，以及溢出检测等功能。其中加法运算是采用了快速进位链-32bitALU
YYPP
- 计算机组织与系统结构实验 用一个74182芯片和四个74181芯片构成一个4位逻辑算数运算器，实现平台为Cyclone II EP2C35F672C6-Computer Organization and Architecture Designing for Performance Experiment
square-root
- Verilog硬件描述语言能够用软件语言的的方式描述硬件特性，并可用仿真方式完成电路的调试.本文介绍了基于EasyFPGA030的开平方运算器的设计，详细说明了运用verilog语言的设计过程与实现成果。-Verilog hardware descr iption language（HDL）specializes in describing hardware in the way of software language, and complete circuit simulation avai
module
- 深入的理解总线的概念和特性，掌握总线的传输控制特点，熟悉计算机的数据通路概念和原理，了解其构建方法以及数据和地址是怎样在通路上传输的，将运算器模块与存储器模块连接起来，了解运算器和存储器是如何协调工作的。-Understanding of the concept and characteristics of the bus master the bus transfer control features, familiar with computer data access concepts a
FFt
- 基2FFT蝶形运算器，代码有仿真用数据。主代码用于仿真，碟形运算和复数乘法元件化-Based 2FFT butterfly, code with simulation data used. Master code for simulation, dish components of computing and complex multiplication
alu_32_bit
- 32位基本运算器的功能，加法，减法，或，异或，与等基本功能-32 basic calculator functions, addition, subtraction, or, XOR, and other basic functions
zuizhongdianlu
- 清华大学数字电子技术课程EDA大作业一 二进制运算器及其数码管扫描显示电路(A Binary Operator and Digital Tube Scanning Display Circuit for EDA Homework of Digital Electronic Technology Course of Tsinghua University)