搜索资源列表
VHDLBOOK
- 第1章 数字系统硬件设计概述 第2章 VHDL语言程序的基本结构 第3章 VHDL语言的数据类型及运算操作符 第4章 VHDL语言构造体的描述方式 第5章 VHDL语言的主要描述语句 第6章 状态机的设计-Chapter 1 digital system hardware design outlined in Chapter 2 VHDL the basic structure Chapter 3 VHDL data types and operations operator
VHDL的基本数学运算库
- VHDL的基本数学运算库,非常好用-VHDL basic arithmetic library, a very handy! !
8bit-cpu-of-mul-and-div
- 包含跳转，乘法，除法8位CPU以及一些基本的逻辑运算功能-includes Jump, multiplication, division eight CPU and some of the basic logic operations
baseonVerilog
- 基本运算逻辑和它们的Verilog HDL模型-basic arithmetic logic and their Verilog HDL model
VHDL语言基本数学运算库
- VHDL语言基本数学运算库-VHDL basic arithmetic library
KD_CPU_src
- verilog语言写的8位CPU源代码，基本的算术运算和逻辑运算，对于学习计算机原理和verilog语言都有良好的效果-Verilog Language Writing 8-bit CPU source code, the basic arithmetic operations and logic operations, the study of computer principles and Verilog language has good results
verilog_logic
- 基本逻辑运算，Verilog实现，带有实现教程。-Basic logic operations, Verilog implementation, with the realization of tutorials.
ALUC
- 用verilog语言中xilinx平台上实现single ALU,包括alu的基本MIPS指令运算,ALU control的实现-Xilinx verilog languages with the platform to achieve single ALU, including the basic MIPS instructions alu operations, ALU control implementation
alu
- VHDL描述的alu，可以进行基本的运算，在quartus2环境下运行。实验课作业。-VHDL descr iption of the alu, the basic operations can be carried out in quartus2 environments. Experimental course work.
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
stack-processer
- 本系统设计的是一个堆栈处理器，该系统可以实现基本的堆栈功能，即先入后出；并且能实现8位数据的基本运算，附有波形仿真分析和系统缺陷性分析。-The system can realize the basic stack functions, namely, after first-out 8-bit data and can achieve the basic operations, with a waveform simulation and analysis of system defects
vhdl_16CPU
- 16位CPU设计，采用VHDL语言，自带测试汇编语言，能实现基本运算和移位、跳转等操作-16-bit CPU design, using VHDL language, self-test assembly language, to achieve the basic operations and shift operations such as jump
Char5-basic-arithmetic-logic-models
- 夏宇闻著作：从算法设计到硬线逻辑的实现,CHAR5：基本运算逻辑和它们的Verilog_HDL模型-XIA Wen works: from algorithm design to hard wire logic implementation, CHAR5: basic arithmetic logic models and their Verilog_HDL
sqrt-base-on-fpga
- 对一种改进的不恢复余数的开方算法(non - restoring square - root algorithm)进行了讨论 ,并将其应用于基于 IEEE 754 标准的32 位浮点格式的开方运算中 ,以一款 FPGA 为载体 ,实现了进行运算的基本电路。对目前存在的几种开方 算法进行了评述 ,分析了他们的优缺点 ,提出了改进的不恢复余数开方算法模块化的设计思路与关键电路 ,并分析了仿真和 逻辑综合的结果 ,证明了该算法运算速度较快且占用资源极少的特点。-An improved no
alu
- 这是8位alu，能实现基本的算术逻辑运算功能-This is the 8-bit alu，can achieve the basic arithmetic and logic functions
VerilogHDL
- 一部很好的学习Verilog HDL语言的书。包含：基本语法、不同抽象级别的Verilog HDL模型 、基本运算逻辑和它们的Verilog HDL模型 等。-A good book to learn Verilog HDL language. Include: basic syntax, different levels of abstraction of Verilog HDL models and their basic arithmetic logic Verilog HDL model
VHDL-example_counter
- M=11的计数器；计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能-M = 11 counter The count is one of the most simple basic computing, counter to realize the operation is logic circuit
RISC_CPU
- VHDL语言设计的RISC_CPU，分为八个基本部件分模块构建，分别为时钟发生器，指令寄存器，累加器，算术逻辑运算单元，数据控制器，状态控制器，程序计数器以及地址多路器-The VHDL language RISC_CPU, is divided into eight basic components of modular construction, respectively, the clock generator, the instruction register, accumulator,
aluuurs
- alu是一个简单计算单元，包括加减乘左移右移等基本运算-alu is a simple calculation unit, including the basic operations of addition and subtraction multiplication left shifted to the right
VHDLbasic_cal
- VHDL的加、减、乘、比较等基本运算的源代码-VHDL add, subtract, multiply, compare the source code of the basic operations