CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 通用模块

搜索资源列表

  1. sdram

    0下载:
  2. sdram控制器 这里考虑将SDRAM控制器结合目前项目开展来做相应的模块,而不做SDRAM通用控制器,这样也是考虑了FPGA的器件资源而采取的措施。同时编写的逻辑简单,没有多余的逻辑资源有利于提高控制器的速度,满足最后的设计要求。-SDRAM controller here consider SDRAM controller current projects do the corresponding module, but not so common SDRAM controller, a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3806
    • 提供者:林博
  1. 占空比1:1的通用分频模块 

    0下载:
  2. 用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载-use VHDL to achieve the common 1:1-frequency module, a very practical and you are welcome to download
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:805
    • 提供者:kiki
  1. byvhdstopwatchl

    0下载:
  2. 1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含分频电路设计,动态扫描时钟设计,译码电路设计,存储器设计,存储回放显示设计)-1. High-precision digital stopwatch (0.01 seconds vhdl la
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1995
    • 提供者:方周
  1. 占空比1:1的通用分频模块

    0下载:
  2. 占空比1:1的通用分频模块-1:1 generic-frequency module
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:805
    • 提供者:陈平
  1. ADcontroller

    1下载:
  2. FPGA控制AD7610采样.此为通用控制器模块.其中ADC16BITs串行传入FPGA后,串行数据转换成16BIT并行数据-ADC controller
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-19
    • 文件大小:273989
    • 提供者:王光耀
  1. qudou

    0下载:
  2. 通用的基于状态机的VHDL按键及信号去抖动模块,非常有用-Generic VHDL-based state machine keys and signal to the jitter module, very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1062
    • 提供者:
  1. zyg

    0下载:
  2. 用VHDL控制液晶显示。下面就发一个去年参加CPLD竞赛时编写的一个显示模块。当然,不具通用性,但其中的总控制台方法是原创的,我认为很好用。有空我会梳理出一个通用的流程图,以便广大网友交流学习。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1689
    • 提供者:张云贵
  1. I2C

    0下载:
  2. FPGA数字电子系统设计与开发实例I2C UART VGA USB,可编程器件开发通用模块-FPGA digital electronic system design and development examples I2C UART VGA USB, programmable device of common modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:197457
    • 提供者:王世臣
  1. UART

    0下载:
  2. FPGA数字电子系统设计与开发实例I2C UART VGA USB,可编程器件开发通用模块-FPGA digital electronic system design and development examples I2C UART VGA USB, programmable device of common modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:22145
    • 提供者:王世臣
  1. USB

    0下载:
  2. FPGA数字电子系统设计与开发实例I2C UART VGA USB,可编程器件开发通用模块-FPGA digital electronic system design and development examples I2C UART VGA USB, programmable device of common modules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:140227
    • 提供者:王世臣
  1. daima

    0下载:
  2. 寄存器组 1. 实验目的 (1)了解通用寄存器组的用途及对CPU的重要性。 (2)掌握通用寄存器组的设计方法。 2. 实验要求 设计一个通用寄存器组,满足以下要求: (1)通用寄存器组中有4个16位的寄存器。 (2)当复位信号reset=0时,将通用寄存器组中的4个寄存器清零。 (3)通用寄存器组中有1个写入端口,当DRWr=1时,在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。 (4)通用寄存器组中有两个读出端口,由控制信IDC控制,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1108
    • 提供者:yiyi
  1. vspi

    0下载:
  2. 通用异步串行通信协议 SPI模块 VHLD语言 -SPI module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:6427
    • 提供者:xuyi
  1. vhdl2

    0下载:
  2. vhdl语言正弦信号发生器设计,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components or general purpose digital cir
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:94354
    • 提供者:枫蓝
  1. sdram-controller

    0下载:
  2. 使用于FPGA上的通用sdram controller模块,用于在FPGA上实现sdram接口-Used in general sdram controller on FPGA module for the interface in the FPGA to achieve sdram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2459435
    • 提供者:黄宸懿
  1. General-memory-VHDL-code-library

    0下载:
  2. 通用存储器VHDL代码库。fifo,ram寄存器的代码和测试模块。-General-purpose memory VHDL code base. fifo, ram register code and test modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:23487
    • 提供者:周鑫
  1. UART

    0下载:
  2. uart通用异步收发器,包括收发模块和。数据产生模块-uart transmit and reciver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:985946
    • 提供者:涂强
  1. AM_CORDIC

    0下载:
  2. 基于CODIC算法的通用调试模块,编译通过-Common debugging module based on CODIC algorithms, compiled by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:766301
    • 提供者:邓辉超
  1. UART_Universal

    0下载:
  2. 基于FPGA逻辑单元设计的通用异步串行接口设计UART,波特率参数化,模块分解易懂易上手-General UART Design based on FPGA logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:19159
    • 提供者:王文华
  1. LCD1602

    0下载:
  2. 基于altera cyclone 的EP2Q208C8 FPGA的1602液晶显示模块,其中包括驱动模块和测试模块,驱动模块可以作为通用模块,给其他文件调用-Altera cyclone display module is based on the 1602 LCD EP2Q208C8 FPGA, including drive module and test module, drive module can be used as general-purpose modules to other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1371393
    • 提供者:yangxianfeng
  1. Edege_detect

    1下载:
  2. 边沿检测模块,实际项目中验证; 功能:上升沿、下降沿检测(Edege detect module Func : rising_edge falling_edge detect)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:140288
    • 提供者:郝熊
« 12 »
搜珍网 www.dssz.com