CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 速度表

搜索资源列表

  1. velocity_Verilog

    9下载:
  2. 速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) -use verilog to realize velocity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:53530
    • 提供者:fc
  1. tmdnishi78

    0下载:
  2. 传统的采用软件方式实现的DES算法会在很大程度上占用系统资源,造成系统性能的下降。DES算法本身并没有复杂的数学计算,在加/解密过程中仅有逻辑运算和查表运算,因而从系统性能和加/解密速度的角度来看,采用硬件实现是个理想的方案。-rilog prepared by the entry of the code for beginners is very easy to understand and contribute to the digital circuit learning FPGA ent
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:290248
    • 提供者:yijishan
  1. jisuan

    0下载:
  2. 通过查表,实现两个实数的加减乘除等算术运算,运算速度快-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2263421
    • 提供者:kenny.iverson
  1. BUJINDIANJI

    0下载:
  2. 考虑单片机资源以及实际工作需要,—般在255个加速台阶内完成达到最高速度的启动、加速全过程,而当实际需要的(最高)速度随每次的执行任务情况变化而改变时,我们在程序设计上就按照工作对象的最高速度计算参数表,在每次启动电机运行前恨据需要行走总步数换算出最高加速台阶数量,基本上按照三个1/3的办法去换算,即1/3的行走步数用于加速,1/3用于保持高速运行,1/3完成从高速到低速的降速停止,实现自动调速。根据实际需要也可以用2/5-1/5-2/5方案调速,使电机完成总步数的时间更短一些,也有时为了保证电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11327211
    • 提供者:申彦磊
搜珍网 www.dssz.com