搜索资源列表
even_odd
- VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
ethernet_tri_mode_rtl.tar
- verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码
I2C_auto_config
- 这是一个用VHDL语言描述的I2C自动配置模块，使用了来自opencores.org的I2C核，已在altera的cyclone芯片上调试通过
uart
- 状态机实现的可配置uart模块，经过fpga验证-State machine implementation can be configured to uart module, after verification fpga
VGA
- 压缩包中包含了用Verilog编写的视频控制模块，实现PAL制式到VGA制式的实时转换，同时包含了VGA专用ram配置模块，可直接实用-Compressed package includes the preparation of the video with the Verilog control module, PAL format to achieve real-time conversion to standard VGA, VGA also includes dedicated ram
DE2_TV
- 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a variety of
pci_t
- verilog开发的PCI target模块，能完成配置空间的读写以及单次的memory读写，原创。-Verilog development of PCI target module, to complete the reading and writing, as well as the configuration space of a single memory read and write, originality. Ha ha
PS2-SPI
- 使用SOPC软件及其配置方法，以高速12位串行AD7920实现0-3.3V的ADC转换。 PS2控制器接口模块,把键盘数据通过串口发送到电脑主机上显示哪个键被按下。-Configuration software and its use SOPC approach to high-speed 12-bit serial AD7920 to achieve 0-3.3V the ADC conversion. PS2 controller interface module, the keyboa
61EDA
- 分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a varie
sdram
- 用verilog语言编程实现的SDRAM模块，可用于配置在FPGA中-Verilog language programming with the SDRAM module, can be used to configure the FPGA,
DATA
- ８位输出端口模块，可用于配置在FPGA中，verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
socdesignandtest
- SoC是系统级集成，将构成一个系统的软/硬件集成在一个单一的IC芯片里，它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块，同时，它也具有外部接口，如外部总线接口和I/O端口。通常，SoC中包含的一些模块是经过预先设计的系统宏单元部件（Macrocell）或核（Cores） ，或者例程（Routines），称为IP模块，这些模块都是可配置的，因此，基于SoC的设计方法学也称为基于IP的嵌入式系统设计
DE2_70_TV
- 基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
paper-based-on--radar
- 本文基于某制导雷达信号处理机优化改造工程，介绍了该雷达信号处理机的 接收相干处理(CORP)、动目标显示(MTI)的原理、硬件平台、软件设计、调试以及 优化设计方法。文章首先回顾了该信号处理机相关的信号处理方法，包括数字稳 定校正技术(DS功、参差周期滤波、多次相消器的动目标显示等方法的工作原理和 实现方式，并结合项目进行计算机仿真。其次介绍了信号处理机的组成结构，优 化设计思路，主要功能分配。最后重点讨论了信号处理机的各个模块的工程实现 方法以及数字信号处理
PICdpjpwm
- PIC单片机PWM模块应用实验程序，包含系统配置、-中断服务程序， 使用PIC16F887芯片，输出50khz占空比50 的方波 -PIC microcontroller PWM module application experimental procedures, including system configuration,- interrupt service routine, use the PIC16F887 chip, a 50 duty cycle output 50khz sq
top_PR
- 用户将使用具有局部重配置能力的ISE 12.1，进行综合HDL模块并完成设计。之后，使用PlanAhead12.1来布局规划设计，并内部调用执行和分析工具，包括：调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束；用Timing Analyzer进行时序分析。最后，用户可以用XUPV5开发板来进行硬件验证，并用iMPACT软件来下载全局和局部比特流。-Top-level design dynamically reconfigurable, static l
bps
- ＦＰＧＡ的运用：基于ｖｅｒｉｌｏｇ的任意波特率配置模块-The application of FPGA: Based on Verilog arbitrary baud rate configuration module
ad5791
- 在Quartus环境下编写，使用Cyclong系列芯片，配置七通道高精度AD5791，该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块，复位模块，命令接收是能配置模块。-AD5781，Digital signal convert to Analog signal
parameter_uart_rx
- 串口接收模块，可以通过parameter，参数化配置传输速率、传输位宽和校验。采用Verilog语音编程实现。使用者根据串口的要求配置好参数，并根据缓冲的大小配置FIFO就可以使用。对帧错误（停止位不为高），检验错误和读FIFO超时（FIFO满的情况下，有新的数据到）等现象进行了检查。(UART serial receiver module, through parameter, configuration parameters of the transmission rate, Data wi
RegCPUData
- 虽然FPGA实现并口输出是一个最简单的，但还是考虑用parameter的参数化方法来配置，这样在使用多个并口时，可以配置并口的宽度和并口的地址，应该更加方便。(Although FPGA parallel output is one of the most simple thing, but still consider using the parametric method to configure it, so that the use of multiple parallel port,