搜索资源列表
CatchCadCoordinate
- 捕获CAD中鼠表的位置坐标,用VS STADIO 开发 -catch mice CAD table position coordinates with the development of VS STADIO
keyboardScan
- PS2接口键盘扫描码截取电路，VHDL程序。该程序能够捕获PS2键盘按下的按键值，并将其扫描码转换成ASCII码。
pro019
- ChipScope使用示例 简介：本示例中使用了一个ChipScope IP，将BIT文件配置到FPGA中后，可以启动 ChipScope Pro Analyer 捕获FPGA中数据，并显示如图所示。
GPS.RAR
- 本工程包含了一个GPS接收机的基带处理模块，包括信号捕获和跟踪、电文解调等-The project includes a GPS receiver baseband processing modules, including signal acquisition and tracking, message demodulation
Simulation-and-FPGA-Implementation-of-DigitalDBPSK
- 文章介绍了系统的硬件电路原理与具体实现方法，其中主要包括载波恢 复电路，PN 码捕获电路和跟踪电路，并针对Xilinx 公司FPGA 的特点，对各电 路的实现进行优化设计，在不影响系统稳定性和精度的前提下，减少硬件资源 消耗，提高硬件利用率。设计利用Verilog 硬件描述语言完成，通过后仿真验证 电路正确性，并给出综合结果。-This paper introduces the system' s hardware circuit principle and the spe
PN_code_capture_and_tracing
- 一个完整的pn码捕获与跟踪的VHDL源码,并行匹配滤波器捕获,锁相环跟踪.-A complete pn Code Acquisition and Tracking of the VHDL source code, parallel matched filter to capture, phase-locked loop tracking.
dmfilter
- gps接收机伪码捕获时采用的匹配滤波器，能完成接收码的捕获。-gps receiver pseudo-code used to capture the matched filter, receiving yards to complete the capture.
GPS
- 详细研究了GPS信号捕获跟踪技术，并进行了FPGA设计.是学习GPS系统很好的资料。 -A detailed study of the GPS signal acquisition and tracking technology, and conducted a FPGA design. Is to learn from a very good GPS system information.
PN4
- 语言：VHDL 功能：该PN4序列的特点为将一个4位序列的前两位取异或，再让序列左移一位，用异或的结果作为序列的最后一位。序列周期是15，即15位伪随机序列。其中包括序列的产生模块和检测模块。对于误码检测，首先捕获相位。然后，规定测试的码的总个数，统计这些码中有多少个不能满足PN序列特点的，用计数器统计个数。如果发现误码过多，可能是相位失调，重新捕获相位，再进行误码检测。 仿真工具：modelsim 综合工具：quartus -Language: VHDL function:
altera_SignalTap_II
- SignalTap II 嵌入逻辑分析仪集成到 Quartus II 设计软件中，能够捕获和 显示可编程单芯片系统（SOPC）设计中实时信号的状态，这样开发者就可以在整 个设计过程中以系统级的速度观察硬件和软件的交互作用。它支持多达 1024 个 通道，采样深度高达 128Kb，每个分析仪均有 10 级触发输入/输出，从而增加了 采样的精度。SignalTap II 为设计者提供了业界领先的 SOPC 设计的实时可视性， 能够大大减少验证过程中所花费的时间。-SignalTa
PWM_extend
- 本代码采用RTL级的硬件描述语言设计了一个多通道的PWM波形捕获、输出模块。主要用在无人机或是其它需要控制多个伺候电机的场合。开发环境为Xilinx公司的ISE12.0。-This code uses RTL-level hardware descr iption language designed a multi-channel PWM waveform capture, output module. Mainly used in the need to control multiple un
mf
- 这个是匹配滤波器实现的经典方法，尤其是对快速扩频捕获很有用。-very good
PS2_mouse
- VERLOG中使用鼠标和键盘的实现。主要是对PS2断的键盘中按键按下的捕获以及松开的消息的截取-VERLOG using mouse and keyboard implementation. Mainly for PS2 keyboard keys off the press news of the capture and release the interception
TIMER1
- TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能TIMER3(时钟都用内部时钟，两个非同步)。 TIMER
TIMER2
- TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能TIMER3(时钟都用内部时钟，两个非同步)。 TIMER
GPS-IF-SignalAcquisition
- 基于FPGA 的GPS中频信号处理和相关捕获算法研究-FPGA-based GPS IF signal processing and acquisition algorithm
qpsk_demod_use_FPGA
- 根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。-According
test_pll_2
- 锁相环的verilog源代码，其中包括发送端，鉴相器，滤波器，压控振荡器的源代码，主要实现输入输出信号的跟踪，捕获和锁定，使输入输出信号在较短时间内达到同步。-This is a verilog code for PLL, including transmitor, PDF, Filter, VCO and so on. It mainly realize the input and output signal tracking, capture and lock, make the in
test_pll
- 该源码主要实现锁相环的功能，锁相环包括输入端，鉴相器，环路滤波器，压控振荡器，以及反馈信号，我们的目的是实现输入信号和反馈信号的同步，因此，该源码描述了如何让对信号进行跟踪，捕获和锁定，最后使其输入输出同步。-The source mainly realizes the function of phase-locked loop, phase-locked loop consists of input, phase discriminator, loop filter and the volta
实验10 输入捕获实验
- 输入捕获实验 捕获高电平 低电平 实现定时中断(The input capture experiment captures the high level and low level to achieve timing interrupts)