CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 51 4*4

搜索资源列表

  1. jiyu-FPGA-dianziqin

    0下载:
  2. 1) 主芯片:Altera 的FLEX10K20TC144-4 STC89C58RD+。 2) 要求扩展键盘接口电路,可以实现电子琴的一般功能,进行乐曲的手动演奏,此外还应该具有存储功能,可以将演奏的乐曲进行存储并在人工控制下进行回放。 3) 完成系统方案设计。 4) 编制相应的VHDL程序并进行相应的仿真工作,完成系统的调试工作。 5) 编写51系统程序,完成初始化、系统控制等功能。 6) 利用51系统实现系统的在线配置。 7) 发挥部分 可以进行乐曲的自动演奏。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:68339
    • 提供者:任大志
  1. wave_produce_VHDL

    0下载:
  2. --文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号(ss)完成的(AMP的调节范围是0~5V,调节
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:10315
    • 提供者:huangsong
  1. DW8051_ALL

    4下载:
  2. 包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 -DW8051 is desi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-20
    • 文件大小:1587754
    • 提供者:myfingerhurt
  1. DM4_KX8051_FTEST_K4X4_C5T

    0下载:
  2. 将fpga内拟一个51单片机的核,实现4*4键盘的操控-Fpga in the MCU 51 to be a nuclear, to achieve 4* 4 keypad control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:285559
    • 提供者:邢旭
  1. BoXingFaSheng

    0下载:
  2. 多功能波形发生器VHDL程序与仿真 功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的调节均是通过up、down、set按键和4个BCD码置入器以及一 --个置入档位控制信号(ss)完成的(AMP的调节范围是0~5V,调节量
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10019
    • 提供者:梁辰
  1. sssss

    0下载:
  2. 掌握FPGA可编程门阵列的基本方法 2).掌握Xilinx ISE 9.0的基本使用方法以及在ise的环境下导入51核及其配置方法 3).学会将keil编译成功个hex文件变为coe文件,导入例化的rom 4).学习设计核的关键与方法 -Programmable Gate Array FPGA to master the basic method 2). Xilinx ISE 9.0 to grasp the basic use and the environment in t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:399509
    • 提供者:liujia
  1. 51_clock_C

    0下载:
  2. 51 单片机 12个led循环移动显示 4位共阳数码管 时钟显示C 程序-51 single cycle of 12 led moving display four common anode LED clock display C program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:32834
    • 提供者:tangxuewen
  1. 51-clock

    0下载:
  2. 以8951单片机为主的时钟系统,包含动态led显示,按键-To 8951 microcontroller based clock system, including dynamic led display, 4 × 4 button
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:62244
    • 提供者:yoyo
  1. SCM-LED-Digital-electric-clock

    0下载:
  2. 基于51单片机的4位LED数字电子钟程序代码。-Based on 51 SCM of four LED digital electric clock program code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5175
    • 提供者:戴霄鹏
  1. digital-clock

    0下载:
  2. 此数字钟具有时,分,秒计时并显示功能; 2.能进行24/12小时制计时模块的切换; 3.具有校时,清除功能,能对时,分,秒进行调整; 4.具有整点报时功能:在59分51秒,59分53秒,59分55秒,59分57秒发出低音256HZ信号,在59分59秒发出一次高音1024HZ信号,音响持续一秒钟,在1024HZ音响结束时刻即为整点; -This digital clock with hours, minutes, seconds, chronograph and display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:719788
    • 提供者:颜汐
  1. 计算器3

    0下载:
  2. 基于51单片机 4*4矩阵 实现简单加减乘除,(The realization of a simple add, subtract, multiply and divide)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:45056
    • 提供者:xbcml
  1. 2

    2下载:
  2. 设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)具有仿广播电台整点报时的功能。即每逢59分51秒、53秒、55秒及57秒时,发出4声500Hz低音,在59分59秒时发出一声1kHz高音,它们的持续时间均为1秒。最后一声高音结束的时刻恰好为正点时刻。 (4)具有定时闹钟功能,且最长闹铃时间为1分钟。要求可以任意设置闹钟的时、分;闹铃信号为500Hz和1kHz的方波信号,两
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:52224
    • 提供者:LIMBO2K
  1. UC1676C

    0下载:
  2. 51单片机测试程序,IC:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-03-07
    • 文件大小:2048
    • 提供者:Vicky2008
搜珍网 www.dssz.com