CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - AM信号

搜索资源列表

  1. CummingsSNUG2002SJ_Resets

    0下载:
  2. Synchronous Resets? Asynchronous Resets?I am so confused!How will I ever know which to use? 复位信号的论文-Synchronous Resets Asynchronous Resets I am so confused! How will I ever know which to use Minute Signal-paper
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:243047
    • 提供者:黄名
  1. dds_ise7.1_su

    2下载:
  2. 用Verilog语言实现信号发生器,包括AM,FM,PM,ASK,PSK,FSK调制。-using Verilog language signal generator, including AM, FM, PM, ASK, PSK, FSK modulation.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5426
    • 提供者:lee
  1. am

    0下载:
  2. 用DE2板子实现的正选信号发生器,需安装quartus2软件,硬件需要DE2的开发板
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:16935709
    • 提供者:任迎
  1. dds_9760_OK

    0下载:
  2. DDS信号源程序,用VHDL编的。里面可用拨码开关选择相应的功能:FM,ASK,PSK,AM(这一点实现的不是很好),但其它的很好。频率可达25M-DDS signal source, for the use of VHDL. DIP switch which can be used to select the appropriate function: FM, ASK, PSK, AM (This is not to achieve good), but other well. Frequen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:5096040
    • 提供者:李逵
  1. dds_sin

    0下载:
  2. 此程序是基于fpga的多功能的信号源程序,能调相,调频,调幅等。-This program is based on fpga s versatile signal source can be PM, FM, AM and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3396904
    • 提供者:xiaoming
  1. AM

    0下载:
  2. AM信号的调制解调DSP算法,包括原理和应用-AM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:191750
    • 提供者:phzhang
  1. fpga

    0下载:
  2. 基于FPGA的信号调制,可产生正弦波,并进行ASK调制和AM调制-FPGA-based signal modulation, can produce sine wave, and the ASK modulation and AM modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:7066
    • 提供者:张沐松
  1. AM_DE

    0下载:
  2. AM信号解调的FPGA实现。用VHDL编写,验证通过的-discribe the AM,tell you hwo to use it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2640
    • 提供者:倪彦
  1. if-receiver

    1下载:
  2. 中频数字接收机设计与实现 对中频数字接收机方案的可行性作了分析,并通过系统仿真工具SystemView对A/D,数字下变频(DDC)及AM、FM等调制信号的软件解调作了仿真。-Design and implementation of a digital intermediate frequency receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2050579
    • 提供者:ldd
  1. dds

    0下载:
  2. dds数字信号发生器,实现1/4rom存储,正弦,余弦,三角波,锯齿波产生,AM调制-the dds digital signal generator, achieve 1/4rom store, generate sine, cosine, triangle wave, sawtooth, AM modulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:783139
    • 提供者:guizi
  1. am

    1下载:
  2. 基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.-Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the butt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-16
    • 文件大小:1004544
    • 提供者:尹佳佳
  1. DSB

    1下载:
  2. FPGA中实现的DSB的AM调制,带Modelsim仿真,实际测试通过:载波频率,信号频率以及调制度可调。-The FPGA implemented in the DSB AM modulation with Modelsim simulation, the actual test: the carrier frequency, and modulation signal frequency is adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1337344
    • 提供者:王佳兴
  1. ZX_SOPC0

    1下载:
  2. 基于FPGA的DDS信号源设计 1.输出信号为正弦波、三角波及脉冲 2.信号幅度可调,范围:1V~5V 3.调幅步长:10mV 4.信号频率为低频:10HZ~1MHZ 5.频率调节步长10HZ~100HZ频段为1HZ,100HZ~1kHZ频段为10HZ,1KHZ~1MHZ频段为100HZ 6.频率调节方式通过键盘输入 7.运用LCD显示信号的类型、幅度、调频步长、调幅步长-DDS source FPGA-based design 1. The output sig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9057368
    • 提供者:陈勒
  1. dds

    0下载:
  2. 这是一个基于FPGA设计的DDS信号发生器设计。能够生成正弦波\ASK\PSK\AM\FM等波形。-This is an FPGA design of DDS signal generator based on. Capable of generating sine \ASK\PSK\AM\FM and other waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1008891
    • 提供者:张良
  1. SR_DDS

    0下载:
  2. DDS信号源设计,有正弦波,方波,三角波,AM波,FM波,还有PSK,FSK,16QAM等多种信号产生。-DDS signal source design, there are sine, square wave, triangle wave, AM wave, FM wave, as well as PSK, FSK, 16QAM and other signal generation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:15706060
    • 提供者:shanix
  1. Lab4

    0下载:
  2. 该实验室会议的目的是要实现一个可配置的FM-AM数字调制器的数据通路。它是由一个CIC内插滤波器及可配置的FM-AM块。调制器信号以48kHz被取样,并且由CIC内插滤波器的装置内插高达96MHz的。在FM-AM配置块适用于96 MHz的时钟-The aim of this laboratory session is to implement the data-path of a configurable FM-AM digital modulator. It is composed of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4365299
    • 提供者:张珂
  1. ZHWX

    0下载:
  2. DDS 产生正弦信号,OOK,AM三种波形。 使用xilinx FPGA VHDL-DDS. Resulting in sinusoidal signal, OOK, AM three waveforms. Using xilinx FPGA VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2836127
    • 提供者:张文轩
  1. AM调制解调

    1下载:
  2. 基于Artix-7 FPGA的AM调制解调代码,从AD读入信号后,进行AM调制,并解调输出(将代码分成两个工程就是AM的调制和解调),其中解调用到的数字滤波采用MATLAB设计(The AM modulation and demodulation code based on artix-7 FPGA, after reading the signal from AD, carries out AM modulation, and demodulates the output (the code
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2021-04-20
    • 文件大小:41027584
    • 提供者:Emmanuel000
搜珍网 www.dssz.com