CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Array Signal

搜索资源列表

  1. codeofvhdl2006

    1下载:
  2. 【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:44186
    • 提供者:senkong
  1. FPGA_signal_general

    0下载:
  2. 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。 关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号-Abstract: Direct Digital Synthesis (DDS) technology, the basic principles are giv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:102056
    • 提供者:赵文
  1. Hardware_Speedup_DSP_FPGA

    0下载:
  2. 现场可编程门阵列(FPGA)已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提升性能表现。SDR调制解调器的典型实现包括通用处理器(GPP)、数字信号处理器(DSP)和FPGA。而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP。软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中。此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:261003
    • 提供者:gg
  1. dba_design_based_on_fpga_and_dsp

    0下载:
  2. 本文主要介绍了一个自适应波束形成器的原理及其实现方法,结合当今最先进的可编程芯片,包括数字信号处理器(DSP),现场可编程逻辑门阵列(FPGA)实现了数字波束形成,适用于如3坐标雷达系统等复杂阵列信号处理系统。其研制成果已应用在多部相控阵雷达中,缩小了我国在这个领域与其他国家之间的差距,具有重要的经济意义和军事意义。-This paper describes an adaptive beamformer principle and implementation method, combining
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:8523
    • 提供者:管吉兴
  1. dds

    0下载:
  2. 基于fpga的数字移相信号发生器,本文设计的数字相移信号发生器以直接数字频率合成(DDS)技术为核心,用现场可编程门阵列(FPGA)来实现频率和相位的预置和改变,并完成信号的频率和相位差显示。设计中采用的是直接数字频率合成(DDS)技术-Fpga-based Digital Signal Generator shift, the paper design of digital phase-shift signal generator for direct digital frequency sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:16844
    • 提供者:于纲纲
  1. AD9954

    0下载:
  2. 设计背景:近年来现场可编程门阵列( FPGA) 技术得到了迅速的发展和广泛的应用, 其资源容量、工作频率以及集成度都得到了极大的提高, 使得利用FPGA 实现某些专用数字集成电路得到了大家的关注, 而基于FPGA 实现的直接数字频率合成器即DDS(Direct Digital Synthesizer)则更具其优点, 有着灵活的接口和控制方式、较短的转换时间、较宽的带宽、以及相位连续变化和频率分辨率较高等优点, 其也为设计者在此基础之上实现电路集成提供了另一种方法,同D/ A 转换器和低通滤波器(
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:75433
    • 提供者:吴飞飞
  1. SDRAM-USING

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2638726
    • 提供者:javad
  1. TABLOO

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:248558
    • 提供者:javad
  1. XILINX-JTAG-PROGRAMER

    0下载:
  2. Field programmable gate arrays (FPGAs) are emerging in many areas of high performance computing, either as tailor made signal processor, embedded algorithm implementation, systolic array, software accelerator or application specific architecture. FPG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:19497
    • 提供者:javad
  1. The-FPGA-high-speed-data-acquisition

    0下载:
  2. 摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技 术参数、内部结构和工作原理,I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采 集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流,实时性要求高,充分利用FPGA 的并行处理能力,对输入信号实行同时采样、分时进行A/D转换,通过在FPGA片上构建的DRAM 进行数据的快速传输。FPGA在系统中承担了较多的实时任务,使DSP芯片TMS32
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:87801
    • 提供者:刘恒
  1. fpga

    0下载:
  2. 利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计,不但具有较高的测量精度,而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量,在前端输入加整形电路即可。-The cymoneter that be implemented with using the VHDL (Very High Speed Integrated Hardware Descr iption Language) to program into the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:35507
    • 提供者:张新
  1. gvnpp

    0下载:
  2. Contains two clients receive link-level communications program, Based on wavelet transform digital watermarking algorithm matlab code, LCMV optimization design array signal processing.
  3. 所属分类:VHDL/FPGA/Verilog

  1. hang_us14

    0下载:
  2. Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3072
    • 提供者:pqsgpjm
  1. ghcay

    0下载:
  2. Noisy pulse correlation detection signal, Contains a common array signal processing algorithm, A relatively before correction and after correction PMUSIC.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:9216
    • 提供者:tenpuinengmie
  1. dv210

    0下载:
  2. LCMV optimization design array signal processing, Including stochastic gradient algorithm, the relative gradient algorithm, Partial least squares method.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:5120
    • 提供者:banhangting
  1. jevcs

    0下载:
  2. Minimum mean square error (MMSE) algorithm, LCMV optimization design array signal processing, Power System Transient Stability Program, can be transient stability.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:3072
    • 提供者:beifentuiben
  1. vsmkq

    0下载:
  2. Particle image segmentation and matching subroutines themselves are prepared, Is the topic of the elementary school stage curriculum design, High-resolution array signal processing estimates.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:4096
    • 提供者:gieewhbn
  1. tang_ip61

    0下载:
  2. The received signal is given eye and BER simulation systems, In the MATLAB image texture feature, Contains a common array signal processing algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:8192
    • 提供者:nengqeisui
  1. tcpjs

    0下载:
  2. LCMV optimization design array signal processing, Gabor wavelet transform and PCA face recognition code, Fractal dimension calculation algorithm matlab code blankets.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:7168
    • 提供者:pengensui
  1. 8116

    0下载:
  2. LCMV optimization design array signal processing, Very suitable for the study using computer vision, Using high-order cumulants of MPSK signal modulation recognition.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:7168
    • 提供者:pouliutangsai
« 12 »
搜珍网 www.dssz.com