CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - FPGA;

搜索资源列表

  1. 基于FPGA的直接数字合成器设计

    0下载:
  2. 1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz; 在输入时钟频率为4MHz时,输出正弦波分辨率达到256Hz; 4、 通过RS232C通信,实现FPGA和PC机之间串行通信,从而实现用PC机改变频率控制字,实现对输出正弦波频率的控制。-a use
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:22183
    • 提供者:竺玲玲
  1. FPGA.rar

    0下载:
  2. FPGA,vhdl语言的学习资料; FPGA的简单设计 dds的设计,FPGA, vhdl language learning materials FPGA design of a simple design dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2097810
    • 提供者:wade
  1. FPGA-digital-clock-design

    0下载:
  2. 运用顶层设计思路设计好各个底层文件(VHDL代码),对各个底层文件进行功能仿真;采用原理图或者文本方法来实现顶层文件的设计,对顶层文件进行功能真仿真。在顶层文件功能仿真正确之后,把顶层文件下载到实验箱的FPGA里边去,验证电路功能是否正确。具体时间用6位数码管来显示,具有整点报时功能. -Designed various underlying file using top level design (VHDL code), on functional simulation of variou
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2579997
    • 提供者:方可
  1. FPGA_examples

    0下载:
  2. FPGA工程例子.verilog HDL语言编写;-FPGA project examples. Verilog HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3441851
    • 提供者:严成
  1. ex8_9_PLL

    0下载:
  2. FPGA入门,PLL不再是难题;本文件包提供PLL的的程序,供大家参考,请做出批评-FPGA Starter, PLL is no longer a problem this package provides procedures for the PLL, for your reference, please make a critical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-18
    • 文件大小:28172803
    • 提供者:邓小生
  1. Design-of-taxi-meter-Based-on-FPGA

    0下载:
  2. 本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。-This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:348151
    • 提供者:陈一
  1. FPGA_signal_general

    0下载:
  2. 摘 要:介绍了直接数字频率合成 (DDS) 技术的基本原理,给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案,同时给出了其软件程序和仿真结果。仿真结果表明:该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点,且输出频率可调。 关键词:直接数字频率合成;现场可编程门阵列;FPGA;三相正弦信号-Abstract: Direct Digital Synthesis (DDS) technology, the basic principles are giv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:102056
    • 提供者:赵文
  1. FPGA_Code_and_training_materials

    0下载:
  2. 压缩包内包含了:FPGA设计初级班和提高班培训课堂PPT;实验的源代码;实验指导书!-Compressed packet contains: FPGA design of the primary classes and training classes improve classroom PPT experiment' s source code experimental guide book!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:44785992
    • 提供者:hehuilong
  1. VHDL

    0下载:
  2. PWM控制就是产生一定周期,占空比不同的方波信号,当占空比较大时,电机转速较高,否则电机转速较低。当采用FPGA产生PWM波形时,只需FPGA内部资源就可以实现,数字比较器的一端接设定值输出,另一端接线性递增计数器输出。当线性计数器的计数值小于设定值时输出低电平,当计数器大于设定值时输出高电平,这样就可通过改变设定值,产生占空比不同的方波信号,从而达到控制直流电机转速的目的。 直流电机控制电路主要由2部分组成,如图1所示:  FPGA中PWM脉宽调制信号产生电路; &
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:37426
    • 提供者:袁玉佳
  1. daima

    0下载:
  2. 状态机控制AD转换模块 该模块主要实现对MAX197的控制:根据设计需要对芯片进行初始化(包括写控制字选择输入电压值范围、选择通道以及工作模式),并把通道数送指示灯显示以及用键盘控制通道号(按一下,通道号加1,同时点亮相应的指示灯,循环使用个通道);控制状态机的工作时序,并置两次采集到的数据为12位数据输出,并经过锁存进程来锁存数据,最后从锁存器中把输出数据-The state machine controls AD and changes the module this module ma
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2771
    • 提供者:万俟斌
  1. FPGA交通灯

    1下载:
  2. 设计一个简单自动控制的交通灯控制系统。具体要求,在道路十字路口的两个方向各设一组红绿指示灯,显示顺序为,其中一个方向是绿灯、黄灯、红灯,另一个方向是红灯、绿灯、黄灯;设置一组数码管,以倒计时的方式显示允许通过或禁止通过的时间,其中绿灯、黄灯、红灯的持续时间分别为80s/6s/40s。(Design a simple and automatic traffic light control system. The specific requirements in the two direction
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:1577984
    • 提供者:anbao
  1. fpga

    2下载:
  2. 利用verilog语言实现fpga双口RAM通信代码,PID算法控制电机速度代码,相关仿真测试程序
  3. 所属分类:VHDL编程

  1. xapp1257-multiboot-fallback-spi-flash

    0下载:
  2. 基于外部flah的FPGA多重启动程序,在应用程序启动失败时能自动返回到基础程序(A FPGA multiple startup program based on external flah that automatically returns to the underlying program when the application startup fails)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 666基于FPGA的MVB2类设备控制器设计_幸柒荣

    0下载:
  2. 本文首先对多功能车辆总线的基本原理进行了简要的概述,接着对其实时协议进行了分析,然后对 MVB2 类设备控制器的功能及其功能模块的划分设计进行了详细的分析;最后对各功能模块进行了编程实现,并给出了仿真验证波形。(Firstly, the basic principle of the multifunction vehicle bus are briefly outlined, then analyze the real time protocol, then carried out a deta
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:1090560
    • 提供者:梅赛德斯
  1. 基于FPGA的彩色符号设计

    0下载:
  2. a、设计可显示横彩条和纵彩条的VGA彩条信号; b、设计可显示英语字母的VGA彩条信号; c、设计可显示移动彩色斑点的VGA彩条信号; d、设计可实现手动切换a、b、c三个功能.(The design can display VGA color color and color of the longitudinal cross signal. The design can display the VGA color signal of the English alphabet. The
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:435200
    • 提供者:ciuciuciu
  1. VHDL程序

    0下载:
  2. 利用QuartusⅡ6.0对所设计的出租车计费器的VHDL代码进行仿真,并在FPGA数字实验系统上实现了该控制。(The Quartus II 6 is used to simulate the VHDL code of the designed taxi billing device, and the control is realized on the FPGA digital experiment system.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. No.201710061347=UART_Verilog

    0下载:
  2. 1.硬件平台: FPGA; 2.编程语言: Verilog; 3.串口通信RS232的Verilog实现版本;(1. hardware platform: FPGA; 2. programming language: Verilog; The Verilog implementation version of 3. serial port communication RS232;)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 卷积码程序verilog

    0下载:
  2. 用Verilog语言在FPGA下实现卷积程序。(Convolution code utilite by verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:7168
    • 提供者:就随风
  1. FPGA-PID

    0下载:
  2. 基于FPGA设计的一个PID控制系统,完成对物体检测和运动控制;直流电机和步进电机驱动模块是可选的。(PID control system based on FPGA: Objection detection, movement control, motor driver is optional)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-28
    • 文件大小:431104
    • 提供者:余平
  1. DSP+FPGA步进电机开发板资料

    1下载:
  2. DspMotor里是dsp步进驱动源码。环境 ccs3.3 ;.FpgaMotorControl是fpga光栅尺采集源码。环境 ISE10.1(DspMotor is the DSP stepping drive source. Environment CCS3.3;.FpgaMotorControl is the source of FPGA grating ruler. Environment ISE10.1)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:15088640
    • 提供者:jie_
« 12 3 4 5 6 »
搜珍网 www.dssz.com