搜索资源列表
mlite.tar
- Plasma IP Core 你可以利用这个组件在FPGA中设计MIPS结构的CPU -Plasma IP Core You can use this component in FPGA design the structure of MIPS CPU
MIT_MIPS_Core.tar
- 麻省理工的一个实验室实现的MIPS IP CORE，可以在FPGA上跑通 -a Massachusetts Institute of Technology laboratory achieved MIPS IP CORE, the FPGA can run on Link
CU
- mips指令控制器。fpga上板验证实现。为cpu课设重要模块-mips instruction controller.
fpGA based-system-design
- 基于FPGA系统设计 本案例利用ALTIUM设计一个数字可控的混响系统，在这个系统中将把MIPS处理器、 IIS 控制器、SPI控制器、SRAM控制嵌入到FPGA内部实现图1的功能结构。 -FPGA-based system design This case the use of the ALTIUM design a digital controlled reverberation system, MIPS processors will be in this
MIPS-processor-Verilog-code
- 原创，MIPS处理器Verilog源码，在FPGA实现单周期MIPS处理器，实现存储访问指令load word(lw)和store word(sw)，算术逻辑指令add、addi、sub、and、or和slt跳转指令branch equal(beq)和jump(j)-Original, achieves single-cycle MIPS processor MIPS processor Verilog source code, the FPGA, storage access instruct
s_mips
- FPGA verilog mips processor - pipeline reference
VHDLshipincaijixitong
- 利用ALTIUM DESIGNER设计一个CMOS摄像头采集系统，在这个系统中将把MIPS处理器、IIC控制器、AD视频接口、LCD控制器、SRAM控制嵌入到FPGA内部实现图 1的功能结构。-Use of the ALTIUM DESIGNER designed a CMOS camera acquisition system, the MIPS processor, IIC controllers, the AD video interface, LCD controller, SRAM
VHDLyinpincaijixitong
- 例利用ALTIUM设计一个数字可控的混响系统，在这个系统中将把MIPS处理器、IIS控制器、SPI控制器、SRAM控制嵌入到FPGA内部实现图1的功能结构。 -Patients using the ALTIUM design a digital reverberation system, the system controllable MIPS processor, IIS controller, SPI controller, SRAM control will be embedded int
cpu_design
- FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告-FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language
minimips_latest.tar
- minimalistic mips core. you can load it to any fpga.
project_1
- 使用fpga实现mips处理器代码verilog-Use Code verilog fpga realize mips processor
mipsx2
- 基于FPGA的SOC设计与功能测试，利用mips指令集编写的soc片上系统，以及功能验证- SOC design and FPGA-based functional test, use mips instruction set written soc system on a chip, and functional verification
Implement-a-CPU
- 在FPGA赛灵思基础3上使用Verilog HDL实现支持MIPS操作子集的CPU-Implement a CPU which supports a subset of MIPS operations using Verilog HDL on FPGA Xilinx Basys 3
f32c-master
- FPGArduino源码，f32c：VHDL的MIPS和RISC-V指令集实现(FPGArduino source code, f32c:VHDL MIPS and RISC-V instruction set implementation)