CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - LED 50

搜索资源列表

  1. tclk

    0下载:
  2. ALARM=1时蜂鸣器叫。 --第50秒时开始叫,连续叫10秒,前9秒为低音,最后1秒为高音。 --高音为500HZ,低音为250HZ。 --按住MS1(ML1灯灭)时自动加,按调分键MS2(ML2灯灭)分自动加。 --6个共阴LED数码管分别显示时/分/秒,6个LED数码管动态扫描显示。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1653
    • 提供者:郝保峰
  1. SELLER

    1下载:
  2. 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数,最大9.90元,如果大于该数值,新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1776
    • 提供者:chenyi
  1. SimpleBehavioralSRAMModel

    0下载:
  2. HC164用来驱动数码管以及LED指示灯,动态扫描数码管的是利用视觉暂留的特性进行显 示景物引起人的视觉印象,在景物消失后还能在视网膜上保持0。1秒的时间叫做视觉暂 留。可以将数据刷新速率可以为10Hz(0.1s),同时我们需要对四位数据进行扫描,因此 数据刷新速率最低应该为10Hz×4。最高可以为50MHz(HC164可以工作在50-175MHz)。 根据实际情况我们可以定为 762.939453125 = 50MHz因此接口处led,seg_value,dot数据的变化速率最
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4297
    • 提供者:食肉鸟
  1. lift

    0下载:
  2. 本设计用VDHL实现了50层电梯的控制,实现的功能有(1)用LED显示电梯的行进过程,即用数码管显示电梯当前所在楼层的位置。 (2)在每层电梯的入口处有两个按钮上升请求(up)和下降请求(down),按钮按下时则对应的LED亮。 (3)电梯到达了有请求的楼层之后,把门打开。停留15秒之后,把门关闭。 (4)电梯的运行遵循方向优先原则:当电梯处于上升模式时,只响应比电梯所在位置高的上楼请求信号,由下面上逐个执行,直到最后一个上楼请求执行完毕,如更高层有下楼请求则直接上升到有下楼请求的最
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7878168
    • 提供者:Jackie Liang
  1. JiaoTongDeng

    0下载:
  2. 交通灯控制器(1)用两组红、黄、绿三色灯作为两个方向的红、黄、绿灯; (2)用两组数码管作为东西和南北方向的倒计时显示,显示时间为红灯45秒、绿灯50秒、黄灯5秒; (3)按照实际红绿灯规则,使红、黄、绿灯与其显示时间对应; 发挥部分 (1)按S1键后,显示倒计时的两组数码管闪烁,且计数器停止计数并保持在原来的状态; (2)按S2键后,东西、南北路口均显示红灯状态。-Traffic Light Controller (1) with two sets of red, yell
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2017
    • 提供者:hlf
  1. 2

    0下载:
  2. (1)设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 (2)具有手动校时、校分的功能。 (3)闹钟功能,能在设定的时间发出提醒(绿色LED灯闪烁)。 (4)能进行整点报时。从59分50秒起,每隔2秒钟绿色LED灯闪一次,连续5次,达到整点时红色LED灯闪一次。 -(1) design a ' when' , ' points' , ' s' decimal digital display (hour timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2174
    • 提供者:张三
  1. jiaotongdeng

    0下载:
  2. 交通灯,模拟显示十字路口两个方向的交通通行情况。两个方向均用红、黄、绿灯指示实际状态。用LED同时显示两个方向状态的时间。时间计数方式为倒计数方式。技术参数为绿(红)50秒、黄(红)5秒、红(绿)30秒和红(黄)5秒。-Traffic lights, crossroads analog display case crossings in both directions. In both directions with red, yellow and green indicate the actu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:65017
    • 提供者:haby
  1. Digital-Clock

    0下载:
  2. 1.具有‘时’、‘分’、‘秒’、‘毫秒’的数码管十进制数字显示。 2. 具有手动校时、校分的功能。 3.具有定时与闹钟功能,能在设定的时间使LED灯亮光。 4.能进行整点报时。即从59分50秒起,每隔2秒钟绿色LED灯点亮一次,连续5次,最后一次红色LED灯点亮一次,表明到达整点。 5、具有秒表功能,能显示1 秒,手动停止。 6、具有倒计时功能,显示小时、分钟、秒。 -1. With ' when' , ' points' , ' secon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:2235
    • 提供者:wang
  1. Frecuency-Divisor

    0下载:
  2. This code Use the 50 Mhz clock of BASYS 2 FPGA to generate a frecuency divisor (choose the div value using FPGA Switches). The result is shown in two leds to compare, one have a frecency fixed (with out div ) and the secon led showm the div selected
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:132345
    • 提供者:dokuro
  1. LED

    0下载:
  2. LED流水灯程序,可以实现安50分频的频率流水,文件中值包含了必要的.v文件,具体工程需要自己创建-LED light water program, can realize frequency water, Ann 50 points frequency value of the file containing the necessary. V file, need to create your own specific project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2161
    • 提供者:mikegody
搜珍网 www.dssz.com