CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - List列表

搜索资源列表

  1. wavefetch

    0下载:
  2. ModelSim的波形比较的功能可以将当前仿真与一个参考数据(WLF文件)进行比较,比较的结果可以在波形窗口或者列表窗口中查看,也可以将比较的结果生成一个文本文件-ModelSim waveform can be compared to the current functional simulation with a reference (WLF paper ), the results can be compared in the waveform window or window List
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3798
    • 提供者:cyberworm
  1. manchester_verilog

    0下载:
  2. 采用Verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v-Using Verilog HDL language of the Manchester code, the file list: helpmd.vmd_tf.vme.vme_tf.vmed.v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:10080
    • 提供者:吴雪松
  1. fpga_sec

    0下载:
  2. 学习使用波形比较功能的基本方法,ModelSim的波形比较的功能可以将当前仿真与一个参考数据(WLF文件)进行比较,比较的结果可以在波形窗口或者列表窗口中查看,也可以将比较的结果生成一个文本文件-Learning to use the wave function of the basic method of comparison, ModelSim wave function can be compared with a reference current simulation (WLF fil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:7559
    • 提供者:崔慧娟
  1. ARM

    0下载:
  2. ARM内核及性能比较(列表对比)包含arm7、arm9、arm9e、arm10e、arm11等-ARM core and performance comparison (list comparison) contains arm7, arm9, arm9e, arm10e, arm11, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:102738
    • 提供者:guoxiaojin
  1. FPGA-logic-design-considerations

    0下载:
  2. FPGA逻辑设计注意事项, 这是一个在逻辑设计中注意事项列表,由此引起的错误常使得设计不可靠或速度较慢,为了提高设计性能和提高速度的可靠性,必须确定设计通过所有的这些检查。-FPGA logic design considerations, this is a note in the list of logical design, which often makes the design errors caused by unreliable or slow, in order to impro
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5059
    • 提供者:张小琛
  1. DE2_70_pin_assignments

    0下载:
  2. DE2-70开发板中附带的引脚的分配列表,格式为.csv的-DE2-70 development board comes with the pin assignment list, in the format. Csv
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:3603
    • 提供者:boyzone
  1. ps2_keyboard

    0下载:
  2. VErilog编写的PS2键盘读写源码 模块端口的列表: clk, reset, ps2_clk, ps2_data, rx_extended, rx_released, rx_shift_key_on, rx_scan_code, rx_ascii, rx_data_ready, // rx_read_o rx_read, // rx_read_ack_i tx_data, tx_write, tx_wr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:7118
    • 提供者:
  1. TLB

    0下载:
  2. 用verilog语言实现了快速线性列表的查找,程序实现了一个基本框架,下载下来可以添加新内容-Using verilog language to achieve a fast linear list to find the program implements a basic framework, you can add new content downloaded
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7412
    • 提供者:蒋帅
  1. Example-b8-4

    0下载:
  2. ModelSim的波形比较的功能可以将当前仿真与一个参考数据(WLF文件)进行比较,比较的结果可以在波形窗口或者列表窗口中查看-Comparison of the ModelSim wave functions , compare the results can be viewed on the waveform window or the list window
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7924
    • 提供者:lihao
搜珍网 www.dssz.com