CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - architecture design

搜索资源列表

  1. Digital-Design-and-Computer-Architecture-VHDL

    0下载:
  2. 《数字设计和计算机体系结构》一书MIPS VHDL源码。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4738
    • 提供者:guo
  1. DDR_SDRAM_controller

    0下载:
  2. DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:131924
    • 提供者:xbl
  1. test

    0下载:
  2. wARM体系结构的VHDL设计,研究ARM体系设计很有用-WARM VHDL architecture design, research useful ARM System Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3640400
    • 提供者:
  1. fir_parall

    0下载:
  2. 基于verilog的fir滤波器设计,用的并行结构。在前面基础上加入四级流水(加法器,并行乘法器,乘法结果相加两级),通过验证。-Verilog-based design of fir filter using the parallel architecture. In front of the basis of adding four water (adder, parallel multiplier, multiply the result of the sum of two), throu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:3333
    • 提供者:张堃
  1. Virtex-5family

    0下载:
  2. Virtex™ -5 系列提供 FPGA 市场中最新最强大的功能。Virtex-5 系列采用第二代 ASMBL™ (高级硅片组合模块)列式架构, 包含四种截然不同的平台(子系列),比此前任何 FPGA 系列提供的选择范围都大。每种平台都包含不同的功能配比,以满 足诸多高级逻辑设计的需求。-Virtex ™ -5 family provides the latest FPGA market, the most powerful features. Virtex-5 s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:277605
    • 提供者:高超
  1. DES_IP

    0下载:
  2. 有效的改进3-DES算法的执行速度,采用了多级流水线技术,设计了一种高速的硬件结构,使得原来需要48个时钟周期才能完成的运算,现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中,大大缩短了SOC的设计周期。-Effective 3-DES algorithm to improve the implementation of speed, multi-stage pipeline technology, designed a high-speed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:23417
    • 提供者:charity
  1. advanced_FPGA_Design

    0下载:
  2. Advanced FPGA Design Architecture, Implementation, and Optimization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5979140
    • 提供者:Pavel
  1. FPGAarchitecturedesign8bi_CISCCPU

    0下载:
  2. FPGA架构的8位CISCCPU设计FPGA architecture design 8-bit CISCCPU-FPGA architecture design 8-bit CISCCPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:258471
    • 提供者:kimi
  1. vhdl-basic-design-flowchar

    0下载:
  2. vhdl 基礎設計流程 包括一些基本描述語言架構-vhdl basic design flowchar Including some of the basic architecture descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:130621
    • 提供者:CJWU
  1. VHDL-Responder-Course-Design

    0下载:
  2. 开始键按下后,8个进度指示灯依次点亮,之后开始抢答。4个按键开关代表4个抢答键,由数码管显示最先按下的开关序号,表示此号码抢答成功。若在进度灯全亮之前有任意键被按下,则表示有人犯规!系统结构描述:此系统共包括4个板块,分别是输入板块、计数器板块、数码显示器板块、判断板块,各功能组合一起构成一个完整的抢答器。-Start key is pressed, 8 progress lights were lit, and then answer in the beginning. 4 key switc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:374029
    • 提供者:竹下寺宁
  1. nios-Software-Architecture-Analysis

    0下载:
  2. FPGA设计中利用NIOS开发软核 此文件让您熟悉NIOS软件架构-Development of FPGA design using NIOS soft core NIOS this file so that you are familiar with the software architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:329166
    • 提供者:ice
  1. computer-architecture-lab

    0下载:
  2. this document explain the majors of VERILOG language in a very efficient and briefly manner.this is very useful to learn about hardware design and implementing them by FPGAs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:201627
    • 提供者:mehdi
  1. Computer-Systems-Design-and-Architecture-chap1.ra

    0下载:
  2. Computer Systems Design and Architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:112921
    • 提供者:Christoffer
  1. Architecture-of-FPGAs-and-CPLDs-A-Tutorial

    0下载:
  2. Article about Advanced FPGA Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:205052
    • 提供者:flame
  1. Multiplier-shifter-design-tradeoffs-in-a-32-bit-m

    0下载:
  2. excellent paper which is about the design of MIPS Architecture in the field of computer science and technology
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:746947
    • 提供者:trial6
  1. VHDL-design-seven-people-voting

    0下载:
  2. 1、 熟悉VHDL的编程。 2、 熟悉七人表决器的工作原理。 3、 进一步了解实验系统的硬件结构。 -1, familiar with VHDL programming. 2, familiar with the seven voting machine works. 3, to further understand the experimental system hardware architecture.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:1147717
    • 提供者:于治成
  1. I2C-master-Architecture.v1.1

    0下载:
  2. Architechture for I2C master to design the VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:236364
    • 提供者:Probil Kumar
  1. Advanced-FPGA-Design

    0下载:
  2. 高级FPGA设计__结构、实现和优化,中文翻译版-Advanced FPGA Design- Architecture, Implementation, and Optimization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5762030
    • 提供者:hfyfpga
  1. IDCT

    0下载:
  2. HEVC是正在研发的新一代视频编码标准。 本文面向HDTV应用,设计兼容HEVC标准的两位整数IDCT电路, 通过对IDCT的特点进行分析,完成了电路的架构设计, 采用较为节省面积的做法和流水线结构,并进行VerilogHDL代码设计-High Efficiency Video Coding(HEVC) is the currently developing video standard. In this article, a novel pipelined 2-D IDCT architect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5055
    • 提供者:毕翔宇
  1. Coding Files

    0下载:
  2. We present an efficient hardware architecture design & implementation of Advanced Encryption Standard AES Rijndael cryptosystem. The AES algorithm defined by the National Institute of Standard and Technology NIST of United States has been widely
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:27648
    • 提供者:kutti
« 12 3 4 »
搜珍网 www.dssz.com