搜索资源列表
cordic_1-0
- Cordic算法的另一种C++实现，只是一个样本，可以用TubroC，等来查看-Cordic algorithms to achieve another C is a sample that can be used TubroC, etc. to see
sc2_1.4beta.tar
- 基于C语言的VHDL数据流处理的建模工具，适合于C下编写的算法做加速处理．
suif1_3_rh8
- c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．
sc2_1.1beta.tar
- c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．
sc2_1.3beta.tar
- c到DHL的转换工具，适合用Ｃ语言编的算法在FPGA上做加速处理．
tAtan2Cordic.rar
- 是codic算法实现atan的C程序，包括定点和浮点程序，已经通过验证。,Atan is codic algorithm of C procedures, including fixed-point and floating-point procedures, has been validated.
tSinCordic
- 是codic算法实现Sin的浮点C程序，包括定点和浮点程序，已经通过验证.-Sin is codic floating-point algorithm C procedures, including fixed-point and floating-point procedures, has been validated.
verilog
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。 Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间
Verilog_study_book
- 现代计算机与通讯系统电子设备中广泛使用了数字信号处理专用集成电路，它们主要 用于数字信号传输中所必需的滤波、变换、加密、解密、编码、解码、纠检错、压缩、解压缩等操作。这些处理工作从本质上说都是数学运算。从原则上讲，它们完全可以用计算机或微处理器来完成。这就是为什么我们常用C、Pascal 或汇编语言来编写程序，以研究算法的合理性和有效性的道理。-Modern computer and communication systems are widely used in electronic eq
Verilog000
- FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA板子。 ③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosII IDE),了解NiosII的基本结构，设计NiosII开发板，编写NiosII C语言程序，调试板子各模块功能。-Verilog语言的学习，熟悉Verilog语言的各种语法。 ②、FPGA的学习，熟悉
FFT2
- 适用于NIOS II的1024点FFT C算法- 1024-point FFT C algorithm for NIOS II
Commonly-used--source
- 常用算法程序集（C％％乙乙介绍）来源 用fpga实现-Commonly used algorithm assembly (C B B descr iption) sources to achieve with fpga
FFT
- Ｃ语言实现FFT运算的注意（用的是基二时域算法） 且点数是２的n次方-FPGA-based FFT implementation
new_rs_erasures
- 一种新的基于C的RS译码算法研究，供一起学习。-A new C-based RS decoding algorithm for learning together.
bch
- 用C语言实现BCH码的编码和译码，译码是用BM迭代算法。-BCH codes in C language coding and decoding, iterative decoding algorithm with BM.
s1(1)
- c语言实现信号谱的算法 包含fft的c语言实现-FFT for C
frequency-meter-of-same-precision
- 本系统采用了以Altera芯片EPF10K10LC84-4和单片机仿真器伟福H51/S POD-H8X5X 为核心，同时辅有8位七段数码管和7219数码管驱动芯片。设计使用max+plus2，keil3和伟福开发环境，其中FPGA计数功能，FPGA与单片机的接口通信，单片机计算数据并驱动显示模块等功能。 系统实现了4hz~12Mhz频率的测量，并利用科学计数法显示。测量相对误差在0.005 以内，每个频段均显示6位有效数字。 本系统的特点在于高精度，显示界面科学友好。硬件部分VHD
mem
- 一种用于测试SRAM阵列的MARCH-C算法；使用Verilog语言描述，包括SRAM模块、MRACH-C算法还有testbench-An algorithm for MARCH-C test SRAM array using Verilog language descr iption, including SRAM module, MRACH-C algorithms as well as testbench
Catapult_HLS-by-C
- 电子系统设计高层次综合high level synthesis工具 Catapult使用及利用C++进行算法开发讲解文档-document about Catapult (HLS tool)using c++ for designing
基于FPGA的反余弦算法代码
- 通过crodic算法迭代通过对常数C的设定旋转迭代x的分量使它等于常数C从而求出输入值c的反余弦arccosc的角度值