搜索资源列表
Verilog2C++
- 将Verilog代码转换成C++代码的软件，C源代码。-soft for changing Verilog code to c++ code ,c code
xapp368
- 可编程器件厂商Xilinx的手持式逻辑分析仪的逻辑设计，包括完整的可用于Xlinx器件的硬件code，以及用来接口的C代码-makers Xilinx programmable devices, handheld logic of the logic analyzer design, including complete Xlinx device can be used for the hardware code, and to interface C code
ethernet_tri_mode_rtl.tar
- verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码
spi_boot-rel_3_2_rev_C.tar
- spi bootloader详细资料，里面包含C代码和VHDL代码以及testbench以及相关的说明文档，有兴趣的朋友可以下来看看。
vga_display.rar
- VGA controller源码及显示汉字和ascii字符的c代码实例，已在DE2-70上实现,vga_controller source code and c code which can display chinese charactors and ASCII code on the VGA
Camera_Interface_Verilog
- 该源代码包是基于片上系统的摄像头接口的Verilog语言程序，它包括以下5部分：RTL源代码，测试平台，软件仿真C代码，FPGA综合时的sdc和ucf文件，说明文档。-This source code package is the camera interface module based on the SoC use Verilog language. It has the following 5 parts: RTL code, testbench, software simulating
XilinxisdisclosingthisSpecification
- Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000 EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C6
DCT2IDCT2
- CT2 IDCT2 变换C代码。经调试成功，适用于altera,有结果。-CT2 IDCT2 transform C code. After successful testing for altera, bear fruit.
CPU
- 实现简单CPU功能的源码，可以实现加减乘除和移位功能，VHDL代码，程序运行在MAX PULS和Quartua上。-The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and printer. The Altera’s Maxplus Ⅱ EDA tool is recommended
FpgaConfig_CS_20090508
- 自己写的一个使用单片机配置FPGA的上位机C#代码，使用串口通讯。-Wrote it myself, using a microcontroller to configure FPGA-Host Computer C# code, the use of serial communication.
fpgaConfig_V1_2_SFLASH_20090507a
- 自己写的一个使用单片机配置FPGA的下位机C代码，使用一个C8051F330,外置SPI FLASH,通过串口可将程序写入FLASH,上电时自动加载到FPGA完成配置。-Wrote it myself, using a microcontroller to configure FPGA code for the next bit plane C, using a C8051F330, external SPI FLASH, the program is written through the s
fifoed_avalon_uart9.1_applicaton
- 用于Altera Avalon总线的、具有FIFO缓冲的Uart数据串口IP核以及应用于Nios2的、真正可运行的、容易移植的C代码。-Fifoed avalon uart IP core and C code for the IP core.
mips
- MIPs CPU，VERILOG代码，经过QUARTUS综合，时序分析，验证无误。-MIPS CPU
I2C_code
- 与IP核配套的I2C-Master Core，包含了目前主流FPGA芯片的I2C实现，代码包括Altera/Xilinx/OpenCore等公司的VHDL/Verilog/C等。-I2C-Master Core
ISE_lab17
- VHDL语言实现正选信号发生器，并仿真验证的源程序及代码-VHDL language is selected signal generator, and simulation and verification of the source code
sin
- 设计一个正弦信号发生器，用VHDL设计出同步寄存器、相位累加器等，正弦ROM查找表建议采用定制器件的方法完成，正弦ROM数据文件可以用C代码完成。-failed to translate
jianyishuzizhong(schacodes)
- 简易数字钟(附原理图)c代码有详细的注释说明，还有详细的操作说明。-jianyishuzizhong c codes in detail
JPEG_WEBINAR
- JPEG DCT C 代码，可在Catapult下生成VHDL -JPEG DCT C code for VHDL generation in Catapult
IIR-digital-filter-
- 采用双线性变换法设计IIR数字滤波器设计的c代码，包括低通、高通和带通-Document recording the design of IIR digital filter c code
papers_and-c_code_turbo_by_triangle
- 几篇介绍TURBO码的经典文章，特别适合于turbo研究者，另外还上传了BCJR的c代码实现过程-TURBO code introduced several classic articles, particularly suitable for turbo researchers also uploaded BCJR c code implementation process