搜索资源列表
fpga-dm9000a
- 一个项目工程，硬件包含XINLINX FPGA，配置FLASH，串口，SDRAM,与以太网芯片DM9000A，实现数据采集，以太网传输，电路验证完全正确，请放心使用，SPARTAN 3E 的BGA引脚320个，不容易布板，可以参考使用的。要FPGA实现网络通信也可以参考电路，B因为产品升级了所以公开原来的电路的。 -A project engineering, hardware contains XINLINX FPGA, configuration FLASH, serial port, SD
13-45
- 本程序能够完成的功能是，自动或手动测温，读取配置寄存器，温度下限寄存器，温度上限寄存器，设定温度上限及下限，当温度到达预定的温度的时候报警。所有的读取操作都可以在数码管上显示。其中，温度的上限通过计算机用串口通信协议传输给FPGA内部寄存器然后按动开关写入。同时，本程序还驱动了一个直流电机，温度高的时候电机转速高，温度低的时候转速降低直至停转。数码管可以实时显示电机转速，2秒刷新一次。数码管的显示可以在显示的温度、寄存器值和直流电机转速间切换，切换通过串口进行，计算机发00H时切换到温度及寄存器
dss_201403
- 使用verilog编写的，测试用多路串口通信信号源，用于fpga产生多路测试用串口信号，配置外围电平转换电路可以设计一个多路可编程数字信号源-Use verilog written, multiple serial communication test signal source for generating multiple test fpga serial signal, configure the external level shifting circuitry can design a
switch_power_identify
- FPGA实现智能数控电压，此为FPGA代码，器件为A3PN250,软件为libro。采集电压电流参数，实现PID调节，通过串口通信配置，实现输出电压和保护点的调节。- ON划词翻译ON实时翻译 FPGA intelligent digital voltage, this FPGA code, based on A3PN250, the software for the libro. Acquisition of vo
AXI-HP-ZYNQ
- 用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can
通信协议FPGA
- 本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8 位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在 最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface