CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - clock program

搜索资源列表

  1. clock

    0下载:
  2. verilog 实现的跑表程序。可以对这个程序加以修改,可是显现电子钟的设计。设计可以根据需要实现分秒。同时可以改成是LED的跑等程序。功能强大的很!-verilog implementation stopwatch program. This procedure can be modified, but the show clock designs. Design can be according to the need to achieve every second. At the same
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:353176
    • 提供者:number1
  1. shuzizhong2008

    0下载:
  2. 本文描述了数字钟的设计方案和具体的设计步骤及代码,功能比较全面,可以直接用作课程设计!-This paper describes the design of digital clock program and the specific design steps and code, function more comprehensive and can be directly used for curriculum design!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:81187
    • 提供者:liuxiaozhong
  1. DDR_SDRAM_controller

    0下载:
  2. DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:131924
    • 提供者:xbl
  1. Time

    1下载:
  2. 24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-17
    • 文件大小:383172
    • 提供者:张苏昕
  1. Clock_Full

    0下载:
  2. clock program on altera de2-70 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:437302
    • 提供者:eyup
  1. clock

    0下载:
  2. 时钟程序,实现ISM电路板自动产生时钟,是某大学的VHDL实验-Clock program to realize the clock automatically generated ISM board, VHDL is a university experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:569
    • 提供者:wu
  1. clock

    0下载:
  2. 在QUARtusII 环境下开发 应用VHDL语言编程 编写的时钟程序-QUARtusII environment in the development and application written in VHDL language programming clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:574751
    • 提供者:tom
  1. clock

    0下载:
  2. 在FPGA下用VHDL语言设计的数字钟程序-Under the FPGA design using VHDL, digital clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:431695
    • 提供者:钟辉泉
  1. clock

    0下载:
  2. 自己编译的基于FPGA的数字钟 程序。可以通过仿真 下载应用。-Compile their own FPGA-based digital clock program. Applications can be downloaded by simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2157428
    • 提供者:杨宁
  1. vhdl-clock

    0下载:
  2. 采用VHDL编写的时钟程序,内嵌呼吸灯程序-Write clock program using VHDL, embedded breathing light program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1771032
    • 提供者:曾松德
  1. SCM-LED-Digital-electric-clock

    0下载:
  2. 基于51单片机的4位LED数字电子钟程序代码。-Based on 51 SCM of four LED digital electric clock program code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:5175
    • 提供者:戴霄鹏
  1. Multifunction-digital-clock

    1下载:
  2. 这是多功能数字钟的Verilog源程序,此程序已经编译通过,可以使用-This is a multi-functional digital clock in Verilog source code, this program has been compiled by, you can use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:493568
    • 提供者:莫然
  1. clock

    0下载:
  2. c51单片机的时钟程序,I2C操作平台的底层的C子程序。-c51 microcontroller clock program, I2C platform underlying the C subroutine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3931
    • 提供者:caster
  1. clock

    0下载:
  2. verilog写的时钟程序,带有校时和闹铃功能-clock program written with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1993
    • 提供者:iweimo
  1. CLOCK

    0下载:
  2. 内含数字钟程序,程序准确,请大家放心下载-Includes digital clock program, the program is accurate, please rest assured download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2359342
    • 提供者:博远
  1. clock

    0下载:
  2. 这是一个时钟功能的verilog程序,实现即时功能-it s a clock program(verilog)!,it may be useful to your study!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:793
    • 提供者:zzw
  1. stepping-motor-and--Digital-clock

    0下载:
  2. 在FPGA上运行,控制步进电机和数字时钟的程序-Running on the FPGA to control the stepper motor and digital clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2967
    • 提供者:张小军
  1. The-complex-digital-clock-program

    0下载:
  2. The complex digital clock program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2785
    • 提供者:thj
  1. Clock-experiment

    0下载:
  2. 数字时钟程序,亲自在实验室做过这个实验,实验成功。-Digital clock program, personally done this experiment in the laboratory, the experiment was a success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:305642
    • 提供者:
  1. clock-pro

    0下载:
  2. 一款用verilog 编写在经典时钟程序,很好用,和大家分享了-A verilog prepared in the classic clock program, easy to use, and to share with you! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:379554
    • 提供者:李鹏飞
« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com