搜索资源列表
shukongfenpin
- 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。-NC divider output signal frequency is a function of input data. Using traditional methods of desig
myinterpolation
- 复杂的插值函数，用于颜色空间转换 verilog-The complex interpolation function for color space conversion verilog
freqtest
- 对复杂大规模可编程器件的特点，提出了一种新的数字频率计的实现方法。在QutusⅡ开发软件环境下，采用硬件编程语言VHDL，实现了数字频率计的设计。经过仿真，并下载验证。能够实现测频功能。-The complex features of large-scale programmable devices, a new realization method of digital frequency meter. In Qutus Ⅱ software development environment,
FPGA-zhengqie
- 可以考虑利用FPGA来构成系统检测获取偏振图像的Stokes矢量，而 由Stokes矢量来计算偏振角利用FPGA实现就比较复杂，往往又利用软件来实现，这 与最初利用FPGA硬件实现偏振图像的Stokes矢量计算达到实时性要求的初衷不符， 因此有必要设计出一种利用FPGA来硬件实现actan函数的计算的方法。 -Can be considered to constitute a system test using FPGA to obtain polarization images
code
- 设计RS、JK、D、T 四种触发器，掌握异步复位置位的方法以及四种触发功能的实现方 法，掌握QuartusII 软件的使用方法以及GW48 型SOPC 开发平台中的输入输出模式配置方 法。 -Design RS, JK, D, T four kinds of triggers, grasp complex bit asynchronous methods and how to configure four trigger implementation function Quartu
PowerSum
- 此模块的主要功能是实现距离单元数据的功率和求解，即把输入信号的实部、虚部分别 求解平方和，然后把两者相加，每个距离单元内有1024个复数数据 接口： clk 时钟信号，50MHz rst_n 复位信号，低电平有效 PowerSumInEn：功率和模块输入信号的有效信号，1bit，高电平有效 PowerSumInRe：功率和模块输入信号的实部，8bit PowerSumInIm：功率和模块输入信号的虚部，8bit PowerSumOut： 功率和模块输出
FPGA_AND_ASIC
- 首先要知道自己在干什么？数字电路(fpga/asic)设计就是逻辑电路的实现，这样子说太窄了，因为asic还有不少是模拟的，呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉)，或者硬件描述语言(Verilog/VHDL)来实现，或许你觉得这太简单了，其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图，触发器状态推倒公式而感到迷惑，但是其实有一点可以放心的是，实际设计中只要求你懂得接口时序和功能就可以了，用不着那么
新建文本文档 (3)
- 在Verilog中使用函数，用always块实现较复杂的组合逻辑电路，阻塞赋值与非阻塞赋值的区别(Using a function in Verilog, a complex combinational logic circuit is realized with a always block, and the difference between blocking assignment and non blocking assignment)