搜索资源列表
JPEG2000
- jpeg 2000 encoder complete document
statemachine
- RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器，输出其除以7所得的余数（4位）-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder
shift-register
- 移位寄存器的设计与仿真 移位寄存器是既能寄存数据，又能使数据移位的电路。所谓移位功能，就是寄存在电路中的数据，可在移位脉冲的作用下，依次左移或右移。 移位寄存器不仅能用来存储数据，还能用来进行加减乘除的运算，以及串并数据转换，始终分频等，是应用最广泛的数字器件之一。 -Design and Simulation of the shift register are both hosting the data shift register, and can make the data s
VHDL
- 正弦波发生器代码VHDL 其中包括分频 正弦波数据-Sine wave generator VHDL code Divide the sine wave data including
pipelines
- 将组合逻辑系统地分割，并在各个部分之间插入寄存器，并暂存中间数据的方法。 将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率。(A method to divide the combined logical system into a register and temporarily store the intermediate data between the parts. A large operation is decomp
divide
- 一个频率可调节的DDS。带仿真数据还有板及仿真(A frequency adjustable DDS. Simulation data, board and simulation)