搜索资源列表
-
0下载：
第1章 数字系统硬件设计概述
第2章 VHDL语言程序的基本结构
第3章 VHDL语言的数据类型及运算操作符
第4章 VHDL语言构造体的描述方式
第5章 VHDL语言的主要描述语句
第6章 状态机的设计-Chapter 1 digital system hardware design outlined in Chapter 2 VHDL the basic structure Chapter 3 VHDL data types and operations operator
-
-
0下载：
VHDL编译,本程序是从USB GPIF口SRAM传输数据,且形成乒乓结构传输-VHDL compiler, the procedure is GPIF USB port SRAM transmission of data, Structure formation and transmission Table Tennis
-
-
0下载：
IS-95/CDMA2000基带成形滤波器的实现
IS-95滤波器的实现：
本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示
,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
-
-
0下载：
:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。
-: This paper presents FPGA-based FIR digital filter design and
-
-
0下载：
Verilog Overview
n Basic Structure of a Verilog Model
n Components of a Verilog Module
– Ports
– Data Types
– Assigning Values and Numbers
– Operators
– Behavioral Modeling
• Continuous Assignments
• Procedural Blocks
–
-
-
0下载：
北航Verilog教程.
Verilog HDL基本结构
数据类型及常量、变量
运算符及表达式
语句
赋值语句和块语句
条件语句
...
-BUAA Verilog Tutorial. Verilog HDL data types and the basic structure of constants, variables and expression operator assignment statements and conditional stat
-
-
0下载：
基于Farrow结构的平方内插器，其中输入为8位的小数插值相位和8位的输入数据，实现8位数据输出，仿真验证结果显示此种方法占用资源少。-Farrow structure based on the square interpolator, which enter the decimal for the 8-bit and 8-phase interpolation of the input data to achieve 8-bit data output, simulation results
-
-
0下载：
进行了一个8位CISC处理器的设计与实现，该微处理器含有计算机基本的功能模块，并对存储器进行了层次化设计。指令系统中的指令分为四大类共十六条，其中包括算术逻辑指令、I/O指令、访存、转移指令和停机指令。在处理器的实现过程中,首先给出了数据通路结构,然后采用VerilogHDL进行硬件电路描述,并对每一个模块进行功能仿真以验证设计的正确性。最后对整个处理器执行程序进行指令验证,并得到综合后的网表。-Conducted an 8-bit CISC processor design and imple
-
-
1下载：
多串口扩展芯片广泛应用于各种多路通信、数据采集场合，它弥补了一般 MCU串口数
量少的不足，扩展了处理器的串口通道，使得处理器能与更多的串口设备进行通信。本方案
采用 Actel Flash 架构的 FPGA 实现扩展多路串口功能，并通过 FPGA 灵活的结构来为用户
定制不同的功能，可以广泛应用于工业控制、智能家居以及其他需要多路串口的场合，该方
案已经被多家公司采纳。 -Multi-serial port expansion chip is widely applied in
-
-
0下载：
为了对FPGA 的资源占用量最小，以便实现
片上系统(SoC)设计，充分利用了上下变频过程中I，Q 数据流的特点，仅用一套滤波器运算单元分时复用对I，Q
滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。-Benefiting from the characteristics of I and Q data streams in the converter。
one set of computation units is multiplexed to fil
-
-
0下载：
逻辑分析仪是一种类似于示波器的波形测试设备，它可以监测硬件电路工作时的逻辑电
平（高或低），存储后用图形的方式直观地表达出来，主要是方便用户在数字电路的调试中
观察输出的逻辑电平值。逻辑分析仪是电路开发中不可缺少的设备，通过它，可以迅速地定
位错误，解决问题，达到事半功倍的效果。如图 6.1 所示，一个逻辑分析的基本功能架构主
要包括数据采样、触发控制、数据存储和现实控制四大部分。 -Logic analyzer is an oscilloscope waveform simil
-
-
0下载：
Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构
组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模
语言。此外， Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设
计外部访问设计，包括模拟的具体控制和运行。-Has the following descr iption of Verilog HDL language ability: the behavior of the des
-
-
0下载：
用于FPGA routing and placement, 在research 中多应用。 文件包括data structure 和程序源代码-FGPA research project based on the FPGA routing and placement
-
-
0下载：
基于VHDL语言的直流电机控制器及其控制，本控制系统的总体结构,下位机是整个高频疲劳试验机控制器的核心。用于实现产生控制试验机的控制信号和数据，反馈信号的处理，以及和上位机进行数据通信。其控制功能强弱也直接影响着整个控制器性能的好坏-DC Motor Based on VHDL controller and its control, the overall structure of the control system, the next bit machine is the high-freq
-
-
0下载：
流水式CPU设计，实现在MIPS基础上修改的16位THCO-MIPS指令系统，解决了数据、结构、控制冲突，并实现了软硬中断-Pipelined CPU design, implementation, based on changes in the MIPS 16-bit THCO-MIPS instruction set to address the data structure, control of conflict, and to achieve the hard and soft int
-
-
0下载：
verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
-
-
1下载：
使用Verilog语言实现的RISC精简指令集CPU IP核，该CPU具有32位数据宽度，5级流水线结构和指令预判和中断处理功能，适合Verilog语言深入学习者参考。-Using the Verilog language implementation of RISC Reduced Instruction Set CPU IP cores, the CPU has a 32-bit data width, 5-stage pipeline structure and instruction p
-
-
0下载：
摘要:介绍了现场可编程门阵列FPGA(Field Programmable Gate Array)器件XCS30的主要特点、技
术参数、内部结构和工作原理，I}述了其在电力系统高速数据采集系统中的应用实例。电力数据采
集装置—馈线终端单元(FTU)需要监测多条线路的电压和电流，实时性要求高，充分利用FPGA
的并行处理能力，对输入信号实行同时采样、分时进行A/D转换，通过在FPGA片上构建的DRAM
进行数据的快速传输。FPGA在系统中承担了较多的实时任务，使DSP芯片TMS32
-
-
0下载：
精简指令集 CPU 通过仿真验证正确
(使用之前务必看readme文件，和结构图!)
1. 此cpu是夏宇闻 verilog数字系统设计教程中最后一章的例程。
2. 学习时务必先搞明白框图原理，和数据流动！！！
3. 牢记主状态机中一条指令周期中传输的16bit=3bit指令+13bit地址。
4. 理解数据总线，和地址总线。区分数据和地址。
5. 仔细调试，因为书中有很多小错误。
程序经过quartusii编译通过，另外经过modelsim仿真正确。-RISC
-
-
1下载：
设计模式比较器电路：电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m；电路的输出为8位无符号二进制数y。当m=0时，y=MAX(a,b) 而当m=1时，则y=MIN(a,b)。要求用多层次结构设计电路，即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a, b and a mode control signal m
-
