CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - dsp builder A

搜索资源列表

  1. dds.rar

    0下载:
  2. 这是用ALTERA里的DSP BUILDER里做的DDS模块,可以在EP1C20400里下载并通过SIGNAL TAP进行在线测试。,It is used inside the DSP BUILDER where ALTERA do DDS module, you can download a EP1C20400 through SIGNAL TAP-line testing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2191101
    • 提供者:ningning
  1. dsp_builder

    0下载:
  2. Dsp Builder是一种将Matlab算法描述的语言,转换为硬件设计语言的工具。在VLSI和ULSI技术环境下,对于快速开发具有很大的帮助-Dsp Builder is a Matlab algorithm will be described in the language into hardware design language tools. In the VLSI and ULSI technology, environment, for the rapid development o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1906009
    • 提供者:qing
  1. ff

    0下载:
  2. 在DSP BUILDER上实现数字滤波器-In the realization of digital filters on a DSP BUILDER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:41813
    • 提供者:li
  1. 4bitlock

    0下载:
  2. 本文以在PFGA芯片中实现一个简单的可控正弦信号发生模块的设计为例,详细介绍DSP Builder的使用方法,从而有介绍一种另外PFGA—DSP算法的程序方法。-In this paper, in the PFGA chip to achieve a simple sinusoidal signal control module design as an example, detailing the use of DSP Builder methods, thus introducing a k
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:15475
    • 提供者:李彦
  1. cic

    0下载:
  2. 在MATLAB2007A/SIMULINK环境下用DSP BUILDER8.0实现了五级CIC,解决了溢出问题。生成了可用的VHDL文件。- DSP BUILDER8.0 A 5 stages CIC filer is realized in MATLAB2007A/SIMULINK by using DSP Builder 8.0.The overflow problem is resulved.Useful VHDL files are generated at last.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1542858
    • 提供者:hcq
  1. fir_anthor405

    0下载:
  2. 基于DSP Builder在simulink开发环境下利用fir_compiler搭建fir滤波器,有很好的借鉴作用-Based on the DSP Builder and simulink development environment,by using fir_compiler build a fir filter, it can be a good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:14298112
    • 提供者:李奇
搜珍网 www.dssz.com