CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fpga t

搜索资源列表

  1. TFT.rar

    0下载:
  2. 基于FPGA的实验。使用FPGA直接控制TFT彩屏,达到显示彩条的效果。使用FPGA连接TFT控制器,使显示一组汉字或一幅图像。 ,FPGA-based experiment. FPGA to directly control the use of TFT color display to show the effect of color. TFT controller using FPGA connected to a group of Chinese characters displaye
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-07
    • 文件大小:750
    • 提供者:贺欧
  1. EP1C3

    0下载:
  2. fpga LCD 最小系统开发板原理图还内存与SRAM-fpga LCD development board schematics minimum system memory and SRAM is also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:139402
    • 提供者:bisedeng
  1. s

    0下载:
  2. 这个是黑金FPGA开发板的部分NIOS源代码集合!有用的随便下!-dahkd dfasfhasfdashfosf df askfksfasf I don t have!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:41363
    • 提供者:Xinxu
  1. ss

    0下载:
  2. DE2开发板 sopc开发例程 友经科技提供-DE2 development board sopc the development of science and technology provided by the Friends of routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:2324985
    • 提供者:xinzhi
  1. fpga_tcl

    0下载:
  2. Altera FPGA的特殊管脚的连接(中文).doc TCL_教程.pdf-Altera FPGA tcl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:629631
    • 提供者:朱柏
  1. xilinx_design_flow

    0下载:
  2. Xilinx Design Flow Device capabilities are worthless if you can’t use them in YOUR course • Design software should support all ranges of designs from CPLD to the high-density FPGA • Works with YOUR design flow – minimize impacts
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:345195
    • 提供者:alex
  1. Metastability_in_FPGA

    0下载:
  2. Don t Let Metastability Cause Problems in Your FPGA-Based Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:232675
    • 提供者:milner
  1. Ethernet

    0下载:
  2. 100base-t4中继器源码!实现8端口100BASE-T4半双工中继器。-100base-t4 Ethernet repeater
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:56447
    • 提供者:周学勋
  1. deinterleave

    0下载:
  2. CDMA.1X中,解交织的FPGA实现,程序基于VHDL编写,在XILINX开发板实现。-CDMA.1X, the solution of interwoven FPGA implementation, the program prepared based on VHDL, in the XILINX development board to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:268676
    • 提供者:蔡蔡
  1. Digital_Phase_Measurement

    0下载:
  2. 测量相位差并用LCD显示。从信号源接入两路信号,经过AD1和AD2转换后,送入FPGA中。 在FPGA中,使用双值法整形,得到两路标准的方波,然后测出两路信号的时差Δt,以及信号的周期T, 并计算相位差(ΔΦ=Δt/T*360°)。并送入1602中显示。经测试,其测相误差小于1 。-Measured phase difference and with LCD display. Two-way access from the source signal, converted by AD1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4122
    • 提供者:涛哥
  1. MLP-network-prior-t-th-FPGA-implementation

    0下载:
  2. 前向MLP网络的FPGA实现MLP network prior to the FPGA implementation-MLP network prior to the FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:83582
    • 提供者:soos1001
  1. 86verilog

    0下载:
  2. 以FPGA 芯片为平台构建了数字信号滤波实时处理模块, 给出了 50Hz 陷波器的切比雪夫Ê 型 IIR 数字 滤波器 4 阶级联的结构, 提出了对滤波器系数量化的逼近方法, 完成了基于 FPGA 的陷波器实现, 并成功地实现了 对含有工频 50Hz 噪声干扰的心电信号的滤波处理, 通过与M at lab 计算所得到的滤波处理效果进行比较分析, 结 果表明: 基于FPGA 采用切比雪夫Ê 型 4 级级联结构的 IIR 数字滤波器的误差满足设计要求- W ith t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:15742
    • 提供者:任伟
  1. Copy-of-Systolic-Architecture-to-convert-colour-t

    0下载:
  2. the paper presents efficient colour conversion algorithm for fpga implementations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:294819
    • 提供者:arun scaria
  1. fpgaconvert

    0下载:
  2. 将xilinx 的fpga配置bit文件转换为c语言文件,通过cpu配置fpga-translate?i can t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-03
    • 文件大小:2048
    • 提供者:王凯
  1. CPLD-FPGA-project-doesnt-fit

    0下载:
  2. CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments?解决方法-CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments?”
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:471978
    • 提供者:李文强
  1. FPGA_TFT

    0下载:
  2. 使用FPGA驱动TFT液晶实现显示,开发环境为ALTERA公司的软件-Driven by the FPGA TFT LCD display, the software development environment for ALTERA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:110403
    • 提供者:宋珂
  1. EDAshuzipinlvji

    0下载:
  2. 1)能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率; 2)能直接用十进制数字显示测得的频率; 3)频率测量范围:1HZ~10KHZ切量程能自动切换; 4)输入信号幅度范围为0.5~5V,要求一起自动适应; 5)测量时间:T〈=1.5S;6)用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:882527
    • 提供者:安德森
  1. T

    0下载:
  2. T触发器 T触发器VHDL实现及报告 FPGA-T flip-flop VHDL implementation and reporting.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:36582
    • 提供者:刘银龙
  1. t

    0下载:
  2. 用于NI单片机电流电压采样以及显示,其中含有部分程控电流与程控电压,可用于并联限流限压电路。(It is used for sampling and displaying the current and voltage of NI single-chip microcomputer. It contains part of program-controlled current and program-controlled voltage and can be used for parallel
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:3072
    • 提供者:非飞飞
  1. 基于FPGA的多路同步脉冲发生器设计1

    0下载:
  2. 采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide
  3. 所属分类:VHDL/FPGA/Verilog

« 12 »
搜珍网 www.dssz.com