CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - implementation of dds

搜索资源列表

  1. dds_fpga

    0下载:
  2. DDS在现在运用月来越广泛,在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:180081
    • 提供者:孙洪亮
  1. singnal

    0下载:
  2. VHDL实现通用通信信号源,包括sin,cos,方波,三角波,BPSK,GMSK,ASK,16QAM等信号的产生以及DDS,PLL的VHDL系统代码-VHDL implementation of universal communication sources, including sin, cos, square, triangle, BPSK, GMSK, ASK, 16QAM and other signal generation and DDS, PLL system, the VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1417
    • 提供者:张泽端
  1. UseofFPGA

    0下载:
  2. 利用FPGA实现的DDS,可输出正弦波,输出频率可调-Use of FPGA implementation of the DDS, sine wave output, output frequency adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:468902
    • 提供者:徐晓
  1. vhdldds0000

    1下载:
  2. 采用fpga的hdl语言实现dds的信号发生器的设计,性能与传统相比明显提高。-Hdl language using FPGA implementation of the signal generator dds design, performance markedly improved compared with the traditional.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:172314
    • 提供者:李江
  1. DDS

    0下载:
  2. A simple VHDL implementation of a DDS on Xilinx Spartan 3E Starter Kit development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:107737
    • 提供者:Iepu
  1. dds_final

    1下载:
  2. 使用Verilog HDL语言实现的一个DDS,可以发生0-10Mhz正弦波、方波、三角波,频率步进可调,FM调制、AM调制,调制度可调。DA芯片为8位并行,160MHz-Using the Verilog HDL language implementation of a DDS, can occur 0-10Mhz sine, square, triangle wave, frequency step tunable, FM modulation, AM modulation, adjusta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-21
    • 文件大小:1638657
    • 提供者:nostalgia
  1. tiaopin

    0下载:
  2. 开题报告,基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:146092
    • 提供者:fangming
  1. MyDDS

    0下载:
  2. 利用查找表法编写的DDS的verilog程序,节省了利用IP核实现需要的资源,软件为ISE,-Prepared using look-up table method of verilog DDS program, save the use of IP core implementation requires resources, software for the ISE,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2892046
    • 提供者:蜡笔
  1. Verilog

    0下载:
  2. :Verilog实现的DDS正弦信号发生器和测频测相模块-: Verilog implementation of the DDS sine signal generator and frequency measurement module test phase
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-14
    • 文件大小:1371136
    • 提供者:GAOMINGLIANG
  1. DDS

    0下载:
  2. dds的fpga实现,用的是VHDL语言,希望能帮到大家-dds of fpga implementation, using a VHDL language, we hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5889
    • 提供者:赖月经
  1. digital-frequency-meter

    0下载:
  2. VHDL实现的 数字频率计 数字频率合成DDS-VHDL implementation of the digital frequency meter DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3233
    • 提供者:zeng32
  1. DDS

    0下载:
  2. 实现了基于FPGA的DDS信号源设计,能同时两路输出,输出波形包括正弦波、三角波、方波和锯齿波,且其频率和相位均可调,还能计算两路输出信号的相位差。-FPGA-based implementation of the DDS signal source design, two outputs simultaneously, the output waveforms including sine, triangle, square and sawtooth waves, and its freque
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9300900
    • 提供者:huangyanzi
  1. DDS_8b_zy_02

    0下载:
  2. 该程序实现FPGA实现DDS功能,配合单片机控制可实现正弦波输出。以及配合外围电路改变DA参考电压,可实现输出电压可调。-FPGA implementation of the program to achieve DDS functions, control can be achieved with sine wave output of the microcontroller. Changes in the external circuit with the DA and the refere
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:566447
    • 提供者:yang
  1. ddc_easy

    0下载:
  2. 简单的DDC实现,包括了DDS MIXER 等部分采用的VHDL语言-The implementation of DDC using vhdl hardware descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:39898
    • 提供者:
  1. DDS_sin_of_square

    0下载:
  2. 双路DDS的设计与实现,幅值和频率可调,相对误差在 0.01之内-Design and implementation of dual DDS, adjustable amplitude and frequency, the relative error within 0.01
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:62584
    • 提供者:
  1. dds

    0下载:
  2. dds控制,产生各种类型的信号,用状态机实现。-DDS control, to produce various types of signal, state machine implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:1106
    • 提供者:yutao
  1. DDS

    2下载:
  2. 本程序利用FPGA实现了DDS的功能,结合高速DA转换器DAC902可以用作波形发生器-This procedure using FPGA implementation of the DDS functions, combined with high-speed DA converter can be used as waveform generator DAC902
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-18
    • 文件大小:3551232
    • 提供者:lanjunjian
  1. dds

    0下载:
  2. 采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1082
    • 提供者:何晨光
  1. DDS

    1下载:
  2. Verilog实现DDS线性调频,Verilog实现DDS线性调频-Verilog implementation of DDS linear FM,Verilog implementation of DDS linear FM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:910
    • 提供者:youyou
  1. dds

    0下载:
  2. 这是一个用Verilog语言实现的一个数字信号产生器算法-This is a use Verilog language implementation of a digital signal generator is presented
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2734916
    • 提供者:liu liushuai
« 12 »
搜珍网 www.dssz.com