CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - matlab simulink

搜索资源列表

  1. simulink-03-31

    0下载:
  2. 基于MATLAB/DSP Build可控信号发生器,由Matlab建模综合,并生成VHDL代码,由Quartus编译通过.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:298595
    • 提供者:ltianyang
  1. add_overflow

    0下载:
  2. 一个带overflow功能的加法器的实现,采用Matlab+Simulink
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8990
    • 提供者:QU YIFAN
  1. add_rounding

    0下载:
  2. 一个基于Matlab+Simulink的带Rounding功能的加法器实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:9909
    • 提供者:QU YIFAN
  1. complex_add

    0下载:
  2. 一个基于Matlab+Simulink的复数加法器实现
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8789
    • 提供者:QU YIFAN
  1. pll.rar

    1下载:
  2. 模拟锁相环(apll)的一些simulink模型,Analog phase-locked loop (apll) some simulink model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:733757
    • 提供者:prescaler
  1. MyState

    0下载:
  2. 这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成vhdl代码的详细内容-The experimental class teachers and students to use examples. Matlab simulink simulation on the use of state machine and generates VHDL code details
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:968970
    • 提供者:张三
  1. sobel_filter

    0下载:
  2. 实现sobel滤波,在simulink中用第四篇builder实现-complete a sobel filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:13428
    • 提供者:王菲
  1. lab4

    0下载:
  2. system generator/simulink 应用开发4,User Starting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:120735
    • 提供者:troy
  1. qpsk_simulink

    0下载:
  2. Matlab simulink qpsk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:7396
    • 提供者:mmurali
  1. QAM16_demo

    0下载:
  2. This a demonstration for 16QAM. It is a Simulink model, including hardware implementation on Xilinx FPGA for adaptive equalizer and carrier recovery. -This is a demonstration for 16QAM. It is a Simulink model, including hardware implementation on Xil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:44564
    • 提供者:徐滨
  1. Simulink-to-VHDL-Route

    0下载:
  2. This paper presents the way of speeding up the route from the oretical design with Simulink/Matlab, via behavioral simulation in fixed-point arithmetic to the implementation on either FPGA or custom silicon. This has been achieved by porting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:147926
    • 提供者:jack
  1. 3813412-Matlab-Simulink-Simulink-Matlab-to-Vhdl.r

    0下载:
  2. Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:147945
    • 提供者:T. H. Sutikno
  1. simulink-matlab-to-vhdl

    0下载:
  2. convert matlab and simulink files to vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:181713
    • 提供者:tatta
  1. DDS

    0下载:
  2. 这个是在quartusii和matlab simulink下搭的dds的模型,已经经过仿真是可以的。并且已经转为vhdl代码。-This is quartusii and matlab simulink model to catch the dds, has been the simulation is possible. And has to vhdl code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1288325
    • 提供者:jiang
  1. Controllable-sine-signal-generator

    0下载:
  2. 通过MATLAB的SIMULINK模型设计,实现可控正弦信号发生器,并通过DSP BUILDER中的SIGNAL COMPILER转换成QuartusII工程,并实现硬件的下载。-Through the MATLAB SIMULINK model design, realization controllable sine SIGNAL generator, and through the DSP BUILDER of SIGNAL COMPILER converted into QuartusI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:728639
    • 提供者:高丽红
  1. systolic--matrix-inversion

    0下载:
  2. DSP算法架构及设计,内容为基于systolic的上三角矩阵求逆电路的实现,里面有详尽的MATLAB/SIMULINK 仿真模型,及HDL代码和在modelsim中的仿真程序,非常不错的。-Architecture and design of DSP algorithms, based on systolic upper triangular matrix inverse circuit to achieve detailed MATLAB/SIMULINK model and the HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1387193
    • 提供者:
  1. Matlab-IIR

    0下载:
  2. 数字滤波器是数字信号处理的重要环节,数字滤波器可分为IIR和FIR两大类。本文介绍了IIR和FIR的基本设计原理以及在MATLAB环境下如何利用直接程序设计法、SPTOOL设计法和FDATOOL设计法给出IIR和FIR数字滤波器的设计方法和操作步骤,并给出设计设计实例及运行结果,同时利用MATLAB环境下的仿真软件SIMULINK对所设计的滤波器进行模拟仿真,仿真结果表示设计参数设置合理。-The important aspect of the digital filter is a digit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:809417
    • 提供者:王策
  1. DSP

    0下载:
  2. 用matlab的simulink功能进行DSP设计-Using matlab simulink function DSP design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1931962
    • 提供者:黎星刻
  1. 232315digitalPLL

    0下载:
  2. vhdl matlab ...............simulink c++........ probgramme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:2486
    • 提供者:said
  1. PC-CFR

    11下载:
  2. 采用matlab simulink编写的消峰参考设计,可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比,提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR, improve power amplifier effic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2605885
    • 提供者:
« 12 »
搜珍网 www.dssz.com