搜索资源列表
sspp
- 串行输入信号经内部处理后，实现并行信号输出的功能-serial input signal by the internal processing, parallel signal output function
edaTimer
- 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本实验中，只进行了简单的数字时分秒设计，其他部分还有待下一步改进。-digital clock is the main function Minutes date when the output fun
IS-95/CDMA2000基带成形滤波器的实现
- IS-95/CDMA2000基带成形滤波器的实现 IS-95滤波器的实现： 本次设计采用转置型结构，并用展开技术将字串行架构转换成字并行处理架构，从而提高运行的速度。本次设计中采用展开因子J=4的展开转换技术。设输入数据为filter_in，输出数据为filter_out，则其展开因子J=4的并行处理系统如下图所示 ,IS-95/CDMA2000 base-band filter shaping to achieve IS-95 filter to achieve: the desig
test81
- DE2 音频处理 从SD卡读去音乐数据在做相应的处理，通过 音频输出口播放 同事可以从音频输入口加入相应的音乐 也可以从MIK口输入音频-DE2 audio processing time from the SD card to do the music data in the processing, I play through the audio output from the audio input of my colleagues to join the music I can
SDH
- SDH开销的接收处理，要求： 1， A1和A2字节为帧头指示字节，A1为“11110110”，A2为“00101000”，连续3个A1字节后跟连续3个A2字节表示SDH一帧的开始。要求自行设计状态机，从连续传输的SDH字节流中找出帧头。 2， E2字节为勤务话通道开销，用于公务联络语音通道，其比特串行速率为64KHz(8*8K=64)。要求从SDH字节流中，提取E2字节，并按照64K速率分别串行输出E2码流及时钟，其中64K时钟要求基本均匀。（输出端口包括串行数据和64K串行时钟）
DE2_115_Audio
- FPGA开发板所带的示例程序，实现音频信号的采集，处理和输出，用verilog语言编写，可直接编译下载，非常有学习和参考价值-FPGA board comes with sample programs, audio signal acquisition, processing, and output, using Verilog language can be compiled directly download very learning and reference value! ! !
TKC7524jiekoudianluchengxu
- 根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波-TLC7524 output under the control of timing, the use of interface circuit, by changing the output data, the design o
FPGArealiztionofdigitalsignalprocessing
- 数字信号处理FPGA实现 实用程序和文件,有sine.exe ---输入宽度。输出对应的正弦波表 mif文件 csd.exe --- 寻找整数和分数的标准有符号数字量（canonical signed digit ，CSD）表达式程序 fpinv.exe --- 倒数计算浮点数表的程序 dagen.exe ---分布式算法文件生成HDL" onclick="tagshow(event)" class="t_tag">VHD
daima
- 用VHDL语言设计一个8位加法器： 在八位加法器代码一中：加法器是由两个4位二进制加法器U1和U2组成的8位加法器逻辑电路，其中U1用来装载8位加法器中两个加数的低4位，而U2则用来装载高4位。在设计4位加法器时，定义输入信号量CIN、A、B以及输出信号量S、Cout。定义信号量SINT/AA/BB，将加数A和0并置后赋给AA，加数B和0并置后赋给BB，形成5位二进制数，这是为在做加法时发生溢出所做的处理，然后将加数AA与BB以及进位Cin相加赋给SINT，并将SINT的低4位赋给加数和S输
AudioVUFilter
- 这段程序和以上程序相关，是对最后输出的音频信号进行相关的处理，以上程序很完整-This process and procedure is related to the final output is the associated audio signal processing, the above procedures are complete
FPGA_ADDA
- 基于 Cyclone EP1C6240C8的ADS2807，DAC2902 测试程序。主要用来使用FPGA控制ADC采集和DAC的输出，从而达到高频率信号处理的功能。首先从ADC2807采集数据，然后送给DAC2902输出。 采用FPGA口线模拟ADC2807和DAC2902的时序来实现。 提供ADC采样频率控制、DAC输出频率控制、输出波形控制、ADC通道转换、DAC通道转换等功能。-Based on Cyclone EP1C6240C8 of the ADS2807, DAC2902
memtest
- 在数字系统中，一般存在多个芯片，利用不同的特点用于实现不同的功能，一般都包含CPU,FPGA,AD,DA,memory，ASSP（专用标准模块）,ASIC等。CPU用于进行智能控制，FPGA进行硬件算法处理和多设备接口，AD进行模数转换，DA进行数模转换，memory存储临时数据。因此，FPGA如何与其他芯片进行通讯是重要的设计内容。数据输入，数据输出，双向通讯，指令传递，地址管理，不同时钟的异步通讯问题等等都需要处理。最基本的MEMORY如SRAM(128KX8bbit静态存储器628128)
wm8731App1
- 刚完成的基于DE2-70FPGA开发板的音频处理程序，研究了3天，好不容易完成的。使用WM8731芯片实现AD采集，然后通过DA输出到line out.-Recently completed development board based on DE2-70FPGA audio processing procedures of the three days, finally completed. AD using the WM8731 chip collection, and then DA o
my_lms
- 自适应滤波，对输入信号进行选择性的加权处理，使输出达到最优化，并且能够跟踪和适应系统和环境的动态变化-Least mean square，of the input signal processing, selective weighted output, and optimize can track and adapt to the dynamic changes of the system and environment
CORDIC_FPGA
- 摘要：本文在传统CORDIC算法的基础之上，通过增加迭代次数，对参数进行了优化筛选， 提高了运算精度，使设计出的软核能够在精度要求较高的场合中运行，如实时语音、图 像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理，能够直接兼容大多数处 理器，扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方 式完成了硬件实现。 关键字：CORDIC ,自定义指令, IEEE-754标准化处理。-Abstract: In this paper, ba
CRC
- 对26比特的帧结构进行6比特的CRC处理，输出26+6=32的帧结构。VHDL代码实现-26 bits of the frame structure of 6-bit CRC processing, output 26+6 = 32 frame structure. VHDL code
Mult_Frequency
- Based on the verilog such as frequency meter accuracy, except for measuring frequency can also measure pulse width of empty measure than 32 counts of data through the simulation SPI serial output to SCM processing and display
ESS_GZ_V4.6
- 测试工装 电磁环境模拟器测试工装能够产生脉冲宽度、重复频率、输出信号功率可设置的射频脉冲信号及收发组件的各种输出信号，用于模拟器整机和信号采集处理单元的功能和性能测试。-Test fixtures Electromagnetic environment simulator test fixtures can produce pulse width and repeat frequency, the output signal power can be set rf pulse signa
DE2_SDCARD
- DE2 音频处理 从SD卡读去音乐数据在做相应的处理，通过 音频输出口播放 同事可以从音频输入口加入相应的音乐 也可以从MIK口输入音频-DE2 -DE2 audio processing time from the SD card to do the music data in the processing, I play through the audio output from the audio input of my colleagues to join the music I can
RISC8
- 设计一台 8 位的 RISC 模型机，要求具有以下验证程序所要求的功能： 求出 1 到任意一个整数 N 之间的所有偶数之和并输出显示，和为单字长。说明：N 从开 关输入，和从数码管输出，然后输出显示停止。--risc8 bit microprocessor vhdl source code. Processing functions: find an integer N between 1 and any odd sum. And output.