CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - pulse signal detection

搜索资源列表

  1. miller

    0下载:
  2. 整个系统分为两个模块:检测模块和解码模块。检测模块主要完成从输入串行序列判断出A,B或C信号,并分别输出脉冲标志脉冲串Signal_A,Signal_B和Signal_C;同时,当检测到任一信号时,BIT_EN_temp输出一个高脉冲。解码模块根据检测模块输出的三个标志脉冲进行0/1解码,输出最终的密勒解码数据DOUT;同时,输出DATA_EN和BIT_EN两个标志信号。-The whole system is divided into two modules: detection module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4921
    • 提供者:zhaorongjian
  1. sequence_inspector

    0下载:
  2. 序列检测器可用于检测一组或多组二进制码组成的脉冲序列信号,这在数字通信领域中有广泛的应用。当序列检测器连续收到一组二进制码后,如果这组码与检测器中预先设置的码相同,则输出1,否则输出0。由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到连续的检测中收到每一位都与预置数的对应码相同。在检测过程中,任何一位不相等都将回到初始状态重新开始检测。并附有测试程序-Sequence detector can be used to detect one or
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1026
    • 提供者:zhaohongliang
  1. vhdl

    0下载:
  2. 检测一组或多组又二进制码组成的脉冲序列信号,当序列检测器连续收到一组或多组序列信号,如果与预先设置的码相同的时候,输出1,否则输出0. -Detection of one or more group was composed of binary code pulse train signal, when the sequence detector continuous sequence of one or more groups received signal, if the same co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:125181
    • 提供者:venny
  1. text

    0下载:
  2. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号。本系统用状态机来实现序列(1110010)的序列检测器的设计,若系统检测到串行序列 1110010 则输出为 1 ,否则输出为 0 ,并对其进行波形和功能仿真。-Sequence detection can be used to detect one or more groups formed by the binary code pulse train signal. The system implemented by the st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:79592
    • 提供者:小白
  1. xu-lie-jiance-qi

    0下载:
  2. 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号,当序列检测器连续收到一组串行二进制码后,如果这组码与检测器中预先设置的码相同,则输出1,否则输出0。由于这种检测的关键在于正确码的收到必须是连续的,这就要求检测器必须记住前一次的正确码及正确序列,直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中,任何一位不相等都将回到初始状态重新开始检测。 状态机的工作方式就是根据控制信号按照预先设定的状态进行顺序运行。本实验就是要求当检测器收到一组二进制码后,如果这组码与检
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3272
    • 提供者:xuling
  1. signal-energy-time--test

    0下载:
  2. 信号到达时间、脉宽检测,能量检测代码,包含tesebench测试文件-The signal arrival time, pulse width detection, energy detection code, including the tesebench test file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1471
    • 提供者:yanhuizhi
  1. exp11

    0下载:
  2. 在掌握可控脉冲发生器的基础上了解正负脉宽数控调制信号发生的原理。熟练的运用示波器观察实验箱上的探测点波形。掌握时序电路设计的基本思想。-On the basis of mastering the controllable pulse generator, the principle of the digital modulation signal of the positive and negative pulse width is understood. Skilled use of osci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:812
    • 提供者:漆广文
  1. hm012

    0下载:
  2. Clustering analysis based on Euclidean distance, Achieve a grayscale image and further control for video surveillance, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:7168
    • 提供者:siukengfai
  1. 2531

    0下载:
  2. Can dynamically adjust the parameters of the operating environment, Channelized receiver based on multi-phase structure, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:6144
    • 提供者:yanfengkuiman
  1. ghcay

    0下载:
  2. Noisy pulse correlation detection signal, Contains a common array signal processing algorithm, A relatively before correction and after correction PMUSIC.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:9216
    • 提供者:tenpuinengmie
  1. hhcit

    0下载:
  2. Includes the modulation, demodulation, signal to noise ratio calculation, Including AHP, factor analysis, regression analysis, cluster analysis, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:151552
    • 提供者:张海涛
  1. djvcb

    0下载:
  2. Optimization class contains several simple sample programs, On neural network control, Noisy pulse correlation detection signal.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:150528
    • 提供者:qbueujp
  1. posedge_detect

    0下载:
  2. 使能信号往往为一个脉冲,本程序实现对使能信号的检测(The enabling signal is often a pulse. This program realizes the detection of the enabling signal)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:73728
    • 提供者:小明与小明
搜珍网 www.dssz.com