CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - timer 1

搜索资源列表

  1. 5555

    1下载:
  2. 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data l
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:306217
    • 提供者:吴倩
  1. byvhdstopwatchl

    0下载:
  2. 1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含分频电路设计,动态扫描时钟设计,译码电路设计,存储器设计,存储回放显示设计)-1. High-precision digital stopwatch (0.01 seconds vhdl la
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1995
    • 提供者:方周
  1. daima.用VHDL语言设计一个数字秒表

    1下载:
  2. 用VHDL语言设计一个数字秒表: 1、 秒表的计时范围是0秒~59分59.99秒,显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用,按下一次复位开关,计时器清零。 4、 具有开始/停止功能,按一下开关,计时器开始计时,再按一下,停止计时。系统设计分为几大部分,包括控制模块、时基分频模块、计时模块和显示模块等。其中,计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成,其中毫秒位、十毫秒位、秒位和
  3. 所属分类:VHDL编程

    • 发布日期:2016-01-26
    • 文件大小:4767
    • 提供者:SAM
  1. stopwatch.rar

    0下载:
  2. 秒表可计时,用VHDL编译的源代码,从0.1到60秒计时,解压后直接用Quartus打开project即可,Stopwatch timer can be used to compile the VHDL source code, from 0.1 to 60 seconds from time, after extracting the direct use of Quartus can open the project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:578005
    • 提供者:xie
  1. AVR-program

    0下载:
  2. ATmega 16的各种代码含 AD转换 AT24C02的I2C DS1302 EEPROM读写 PWMO控制LED 按键 定时器0的快速PWM 定时器0的相位修正PWM 定时器0的溢出 定时器1的捕捉 异步串口UART 同步SPI-ATmega 16 a variety of code containing AD converter AT24C02 I2C DS1302 EEPROM read and write PWMO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:321278
    • 提供者:陈杰
  1. newvhdl

    0下载:
  2. 在 Quartus II 7.1平台下,用VLDL写的一个计时器的程序-a timer written in VLDL in Quartus II 7.1 platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:73046
    • 提供者:xwl
  1. DF2C8_02_Key_SW_LED

    0下载:
  2. 1:按下复位按键,四个 LED 熄灭    2:如果拨码开关全部为 OFF 状态(输入 1111) ,四个 LED 从左到右依次点亮(跑马灯 效果) ,周而复始;    3:如果拨码开关不全为 OFF 状态(输入 0000~1110) ,四个 LED从左到右依次点亮(跑 马灯效果) ,周而复始;    4:如果按下四个轻触按键中的任意一个,LED 将全部点亮,放开按键后 LED 将恢复到 左移或右移操作,但移位操作的计
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:343999
    • 提供者:qiutian
  1. digi_clock

    0下载:
  2. 电子钟的设计,(1) 计时功能:这是本计时器设计的基本功能,可进行时、分、秒计时,并显示。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出一段音乐,并维持一分钟。 (3) 调时调分调闹钟功能:当需要校时或者要重新设置闹钟的时间时,可通过实验箱上的按键控制。 -The design of electronic clock, (1) timer function: This is the basic design of the timer function, can b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:83838
    • 提供者:lijianbiao
  1. TIMER

    0下载:
  2. 精度为1/10秒的秒表,上电后数码管开始计时,带复位和暂停功能-Accuracy of 1/10 second stopwatch, starting on time after power LED, reset and pause with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:769849
    • 提供者:Amanda
  1. miaobiao

    0下载:
  2. 用动态扫描方法和定时器1在数码管的前三位显示出秒表, 精确到1 秒,即最后一位显示1 秒,一直循环下去 设时钟频率为12M-With dynamic scanning method and Timer 1 in the top three shows digital stopwatch, accurate to 1 of the second and final one shows 1 seconds, the clock has been set down cycle freque
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:13674
    • 提供者:欧阳杨
  1. liushuideng-saomiao

    0下载:
  2. 利用动态扫描和定时器1在数码管上显示 出从765432开始以1/10秒的速度往下递减 直至765398并保持显示此数,与此同时利 用定时器0以500MS速度进行流水灯从上至 下移动,当数码管上数减到停止时,实验 板上流水灯也停止然后全部开始闪烁,3秒 后(用T0定时)流水灯全部关闭、数码管上 显示出"HELLO"。到此保持住。 设晶振频率为12MHz。-The use of dynamic scanning and Timer 1 in the digital d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:19002
    • 提供者:欧阳杨
  1. 1-ZIP

    0下载:
  2. 51定时器的应用定时计数器应用,实现P0.0口250ms输出1; 实现P0.0口1s输出0;-Application of the timer counter 51 timer application, to achieve 250ms more P0.0 output 1 achieve 1s more P0.0 output 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:15518
    • 提供者:聚拓
  1. TIMER1

    0下载:
  2. TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能TIMER3(时钟都用内部时钟,两个非同步)。 TIMER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3952388
    • 提供者:陈立
  1. TIMER2

    0下载:
  2. TIMER-1 : 定时器上溢。 TIMER-2 : 强置输出模式。 TIMER-3 : 输出比较模式。 TIMER-4 : PWM1模式。 TIMER-5 : 输入捕获模式(结果硬件仿真观察)。 TIMER-6 : PWM输入模式。 TIMER-7 : 单脉冲模式。 TIMER-8 : TIMER2作为TIMER3的分频器,即TIMER3的时钟由TIMER2提供。 TIMER-9 : TIMER2使能TIMER3(时钟都用内部时钟,两个非同步)。 TIMER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4589401
    • 提供者:陈立
  1. a_vhdl_8253_timer_latest[1].tar

    0下载:
  2. 因特尔8254 计时器的vhdl语言实现-a VHDL version of the Intel 8254 timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:107899
    • 提供者:hxr
  1. timer

    0下载:
  2. this 1 ms timer and 1024 counter .-this is 1 ms timer and 1024 counter .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:745727
    • 提供者:Allen
  1. sgmii_latest[1].tar

    1下载:
  2. 这个工程应用于千兆网传输的物理代码子层,同时也用于SGMII接口。两者不同之处是自动协商时链接定时器和控制信息。-This core implements Physical Coding Sublayer of 1000BaseX transmission (IEEE 802.3 Clause36 and 37). This core can also be used for SGMII interface as this interface leverages 1000BaseX PCS.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:16571632
    • 提供者:hejun
  1. timer

    0下载:
  2. 数字秒表,按键+数码管 上电后数码管开始计时,精度1/10秒: 按 SW2 :复位(清零后重新计数) 按 SW3 :暂停 按 SW4 :继续计数-Digital stopwatch, key+ digital tube after power digital control start timing, precision 1/10 sec: Press SW2: Reset (after a re-count is cleared) by SW3: Pause Press SW4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:922553
    • 提供者:吴状态
  1. 1

    2下载:
  2. 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz.(Design a timer for a basketball match. Requirement
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:23552
    • 提供者:LIMBO2K
  1. reactiontimer

    0下载:
  2. 初始状态为待命,数码管熄屏。 按按钮到下一个状态,数码管显示倒计时 倒计时之后等待一段时间led灯亮起,按下按钮后显示反应时间,然后等待一段时间后返回等待状态。(1. Idle, which is the default state, is not responding to the test being executed. 2. This will inform users that a new reaction test is about to start. For example,
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1682432
    • 提供者:zhexigua
« 12 3 »
搜珍网 www.dssz.com