CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - web开发

搜索资源列表

  1. petalogic.rar

    0下载:
  2. 这个是一个基于Xilinx FPGA的微控制器软和microblaze移植uclinux的说明文档。由于这些文件都是以网页的形式存在的,所以我下来组织成了电子书的格式,方便大家查看。并且希望对那些希望在FPGA上做嵌入式开发的人有所帮助。还有,上面的东西都是从petalogic的网站上下载的,版权归petalogic所有,我只是把它介绍给大家。,This is a Xilinx FPGA-based soft MCU microblaze documentation of uclinux tra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4172335
    • 提供者:古月
  1. recuart_50m

    0下载:
  2. 本代码功能为实现接收PC发送的串口数据功能 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve the receivi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:47837
    • 提供者:huangbin
  1. VGA_test50m

    0下载:
  2. 本代码功能为实现VGA显示功能,即实现在显示器上显示640*480彩条。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:47469
    • 提供者:彬杰科技
  1. IR

    0下载:
  2. 本代码功能为实现38/30KHZ红外线接收功能 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve 38/30KHZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:79055
    • 提供者:彬杰科技
  1. ps2test

    0下载:
  2. 本代码功能为实现接收PS2键盘编码功能。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions to achieve the receiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:119182
    • 提供者:彬杰科技
  1. halfclk

    0下载:
  2. 本代码功能为实现输入时钟的1.5分频功能。 程序通过quartusII 8.1编译,使用verilog语言编写。 可在彬杰科技*BJTECH公司基于altera epm240的开发板上验证。 (开发板网址http://item.taobao.com/auction/item_detail-0db1-69fe7069aa3ba544abf783bc4427b377.htm) 有需要的朋友可以下载参考-The code functions as the input clock fre
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:28816
    • 提供者:huangbin
  1. DE2_Web_Server

    0下载:
  2. 此文件是altera公司发布的基于DE2开发板的-web例程,能实现DE2开发板与计算机之间的信息传输,采用vhdL语言编写。-This file is Announces altera DE2 development board based on the-web routine, to achieve DE2 development board and the transfer of information between computers, using vhdL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2751318
    • 提供者:郝蕾
  1. ALTERA-advanced-part-CD-ROM

    0下载:
  2. 配套光盘提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。请读者将设计源文件拷贝到计算机硬盘上,并按照书中的操作步骤自行操作练习。示例说明文件包含了示例的详细信息和操作指南。 通过对本书的学习,读者对图1所示的Altera常用开发工具都有了一定的认识,可以说本书的核心内容就是讨论Altera Quartus I
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:55441408
    • 提供者:张程序
  1. Software_matrix

    0下载:
  2. 文档里列写了赛灵思的开发软件ISE的web版本所支持的功能-this document tell you that ISE (xilinx inc)web edition s function support
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:80910
    • 提供者:蔡德胜
搜珍网 www.dssz.com