搜索资源列表
epp_sram
- verilog语言编写的FPGA代码。功能为pc机通过epp不断写数到sram中，然后pc发送中断信号打断写过程读取sram中的数据。rar包中包含epp协议，模块文件和测试文件（test）。
sdsource
- 这是一个用FPGA的IO口模拟SD协议的通信信号实现SD底层的读写程序，只要在FPGA上面定义SD的CLK和SDATA等信号，就可以完成SD的读操作
16路复接器的FPGA代码
- 该复接器把16路并行信号转为一路串行信号
The-pulse-signal-generator
- 脉冲信号发生器：采用DDS技术实现脉冲信号的周期、脉冲宽度、幅值的数控调节。通过单片机与FPGA的并行通信技术将频率控制字及矩形脉冲数据传送给FPGA的双口RAM。模拟输出通道则将信号通过100MHz、8位D/A转换器将波形数据转换成模拟脉冲信号，最后通过高速运放构成的放大器放大，实现幅度连续可调。-The pulse signal generator: using the DDS technology to achieve the pulse signal cycles, pulse widt
FPGA-multi-purpose-function-signal
- 基于FPGA的多功能函数信号发生器：基于FPGA实现直接数字频率合成，该函数信号发生器可以实现正弦波、三角波、方波、锯齿波等多种波形输出，输出信号的频率和幅度可调，利用单片机完成整个电路的时序控制、数据处理和实时显示输出。-Based on FPGA multi-purpose function signal generator: based on FPGA realizing direct digital frequency synthesis, this function signal ge
handover
- FPGA的异步时钟同步处理 从快时钟域到慢时钟域通用的握手信号-The FPGA asynchronous clock common handshake signal from a fast clock domain to a slow clock domain synchronization
FIRverilog
- 多种FIR滤波器的verilog语言实现 (数字信号处理的FPGA实现)-Verilog language variety FIR filter implementation (digital signal processing FPGA implementation)
ADC0809
- 次VHDL代码实现FPGA与ADC0809的通信，通过ADC0809的模数转换功能转换为数字信号进入FPGA处理-Times FPGA VHDL code to communicate with the ADC0809, ADC0809 analog-to-digital conversion by function into the digital signal processing into the FPGA
NIOS-dual-core--FFT
- 应用SPOC技术在FPGA平台上开发双核NIOS II软核，来并行处理FFT浮点运算，从而加快数字信号的处理效率。-SPOC technology application development platform in the FPGA NIOS II soft-core dual-core, floating point FFT in parallel processing to speed up the processing efficiency of the digital signal.
DDS
- FPGA实现DDS波形发生器，多种信号的产生，-FPGA realization of DDS waveform generator to produce a variety of signals,
digitai-signal
- 基于FPGA的锁相环，可用于提取同步信号-FPGA based phase lock loop, which can be used to extract the synchronous signal
四分频器
- 使用FPGA实现单一频率信号分频为原来的1/4