该程序是用quartus II作为开发工具，用verilog语言编写，实现helloworld的实例。对初学者很有意义

使用tcl文件分配管脚 比如在quartus里面建立一个setup.tcl的tcl文件，器件为EP1C6Q240 第3，4行表示所有不用的管脚默认为输入三态 第6，7行分别把芯片的28和2脚分配给了设计中的clk和key1 -Use of tcl quartus such as file allocation pins inside a setup.tcl the tcl file, the device is EP1C6Q240 3,4 line that all un

FPGA下用VHDL实现的基2 cooley-tukey的8位FFT算法，在quartus ii环境下验证成功。-Under FPGA with base 2 cooley-tukey of 8 FFT algorithm VHDL realize, in quartus ii environment successfully verified.

直接在quartus 2上运行，然后烧进试验箱，可以播放梁祝，连线就两根，一根连20MHZ，一根连蜂鸣器输入端，另一头连拓展插槽的B01，按键1控制播放、暂停，模式5，可以用点个赞，(Run it directly on quartus 2, and then burn it into the test box. You can play Liang Zhu. There are only two wires, one is 20MHz, one is buzzer input, the oth