CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 硬件设计 搜索资源 - 设计器

搜索资源列表

  1. 3KWInvertSch

    0下载:
  2. 工业变频器电路详细设计说明 Industrial inverter circuit detailed descr iption-Industrial inverter circuit detailed descr iption Industrial inverter circuit detailed descr iption
  3. 所属分类:HardWare Design

    • 发布日期:2017-05-07
    • 文件大小:1078461
    • 提供者:miche250
  1. touch-TSM12

    0下载:
  2. tsm12触摸芯片开发手册,硬件设计,电气参数,软件寄存器设置开发-tsm12 manual touch chip development, hardware design, electrical parameters, software developers register settings
  3. 所属分类:HardWare Design

    • 发布日期:2017-05-05
    • 文件大小:738926
    • 提供者:陶景云
  1. RS编译码器verilog

    2下载:
  2. 本设计提供RS(255,247)码的编码和解码的Verilog源代码。 已验证0~4个错误的编码与解码功能。
  3. 所属分类:硬件设计

    • 发布日期:2017-10-19
    • 文件大小:8406
    • 提供者:fengbobo
  1. Responders

    1下载:
  2. 本设计为多路智能抢答器,所以这种抢答器要求有不同组别的抢答输入信号,并能识别最先抢答的信号,直观地通过数显和蜂鸣等方式显示出组别;对回答问题所用的时间进行计时、显示、超时报警、预置答题时间,同时该系统还应有复位、倒计时启动功能。(This design is multi-channel intelligent responder, so this responder requires different groups of rush answer input signal, and can id
  3. 所属分类:硬件设计

    • 发布日期:2018-04-28
    • 文件大小:27713536
    • 提供者:仰望12321
  1. dpll源程序

    0下载:
  2. 一种设计数字锁相环的思路,包含异或鉴相器、k模可逆计数器、脉冲加减计数器、N分频器等,实现相位的锁定。(A design of digital phase locked loop (PLL) consists of a phase discriminator, a K mode reversible counter, a pulse addition and subtraction counter, a N frequency divider and so on, to lock the pha
  3. 所属分类:硬件设计

    • 发布日期:2018-04-30
    • 文件大小:1024
    • 提供者:和风5254
  1. ch341a编程器原理图支持1.8v

    0下载:
  2. protel99se原理图,可以自己直接用于设计,验证通过的,支持5v,3.3v,1.8v
  3. 所属分类:硬件设计

搜珍网 www.dssz.com