搜索资源列表
Glow
- NVIDIA公司 Glow(泛光）效果的源代码，支持反锯齿 需要硬件支持DirectX 8的显卡-NVIDIA Glow (Pan) - The effect of source code, antialiasing support needed hardware support DirectX 8 cards
video_compression_systems_I.tar
- 视频压缩算法VHDL实现，值得参考，有8.16.24.32bit模式可选，实现硬件光标-VHDL, is worth considering, a model 8.16.24.32bit optional. hardware cursor
IMAGES(memory)
- 用vc编写的图像采集程序！硬件基于大恒公司的图像采集卡，实现将图像采集到内存。-vc used to prepare the image acquisition process. Daheng hardware based on the image acquisition card, the realization of image acquisition memory.
radar_rtools
- 日本人做的一个雷达系统仿真的matlab的toolbox，里面包含了绝大多数雷达信号的模拟，可以用与仿真，如果 要用到硬件设计则不太好使-Japanese do a radar system simulation Matlab toolbox. it contains the majority of the radar signal simulation, and simulation can be used, if we had to use the hardware design is
djpeg_alg
- jpeg 解码算法程序，按照硬件设计思路实现，模块已经封装，就像用asic实现一样。
1
- 本代码介绍硬件无关初始化屏幕为640*480.256色的模式的方法
HW_Image_Processing
- 这是一个利用GLSL语言对图像进行硬件加速的很好的一个程序，充分利用了vertex shader和fragment shader的功能和作用。
image_collection
- VC++编写的视频采集程序，对于做硬件的朋友十分有好处
DSP
- 该程序实现了MATLAB与DSP的接口转换，可以利用DSP硬件实现图像处理
SiftGPU-0[1].5.293
- 如题SiftGPU，基于CPU的sift算法，运算速度应该很快，但需要的硬件支持也很高。
JPEGDecoder
- JPEG解码器的硬件语言描述，主要的描述语言是verilog,用硬件结构实现了解码功能。
multilevel_filter
- 完整的多级滤波图像处理算法，利用FPGA实现，利用硬件结构实现算法能够满足苛刻的实时性要求。
FPGA_YUV2RGB
- 自己用AHDL写的关于YUV信号转RGB信号的视频处理，硬件环境可能不太一样，可以做为参考，是在EP1C6Q240I7上运行的
1
- 由AT98C51单片机硬件电路,用C51编写的LCD320240显示程序.
lpc3250-2812
- 自主设计的ARM9与DSP一起协同工作的电路板，主要是进行数字图像处理的硬件用。-the hardware is designed for picture processing which is designed by ARM-9 and DSP-5530.
Implementation-of-SIFT-detection
- 摘要：针对SIFT 特征提取的硬件实现结构复杂、难以达到实时性的问题，提出一种改进的高斯金字塔构建方法，该方法从 构建高斯金字塔的原始意义出发，大幅减少了所需的运算时间和存储单元。同时提出并验证了合适的SIFT 参数配置，以及 具体的硬件优化和并行实现方案，使整个系统可以在一片单独的FPGA 芯片上实现。该系统读入串行像素数据流，输出关键 点的特征描述符，并采用256×256 的图像对其进行了仿真验证，结果表明完全达到了实时的效果。 关键词：特征点 实时 尺度不变特征变换 现场可
document
- 云计算模式在线图片处理 原理与实现 本文档叙述的是自主研发了一套适用于富客户端的云计算模型，使富客户端模式的程序能够和云计算模式相结合。 富客户端程序综合了C/S架构和B/S架构的优点，解决了B/S架构的弊端，提高了Web应用的用户体验，可以使程序直接在浏览器中运行。云计算是将计算提交至服务器端进行，并可在云端存储数据（云存储），两者结合，可以最大限度的解除程序对客户端硬件设备的依赖。 本系统将上述模型应用于需要海量计算的大图像处理中，是前所未有的，极大的提高了处理效率。
VerilogNorthCourseinternaldata
- 详细介绍了硬件描述语言的学习概要，有助于初学者的循序深入以备后续学习更加深入-Detailed hardware descr iption language learning outline will help beginners to prepare for the progressive-depth follow-up study in greater depth
DigitalImageProcess
- 目录内容及使用方法: DIP_System源程序 子目录 Demo 中的内容为演示用的可执行程序，子目录 JpegLib 中的内容为进行 JPEG 编码压缩时供主程序使用的 Lib 库的实现源码。子目录 res 中的内容为源程序所使用的资源。子目录 Debug 为程序的调试内容。 __________________________________________________________________ 注意： 如果出现光盘中的演示程序不能运行是由于当
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管