搜索资源列表
vhdlsynth_fft
- FFT的VHDL源代码的实现与仿真结果，经过FPGA源型机验证，已通过-FFT VHDL source code and the realization of simulation results, after FPGA source aircraft certification, have passed
FPGAMILSTD1553B
- 介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器-presentation FPGA Design MIL-STD1553B Ministry interface Manchester encoding and decoding
the_stud_of_high-speed_image_processing_for_machin
- 机器视觉中高速图象处理方法的研究以及FPGA的实现
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
multilevel_filter
- 完整的多级滤波图像处理算法，利用FPGA实现，利用硬件结构实现算法能够满足苛刻的实时性要求。
Code_for_MedianFilter33.rar
- 3x3中值滤波器的FPGA实现(VERILOG),3x3 median filter FPGA implementation (VERILOG)
Implementation-of-SIFT-detection
- 摘要：针对SIFT 特征提取的硬件实现结构复杂、难以达到实时性的问题，提出一种改进的高斯金字塔构建方法，该方法从 构建高斯金字塔的原始意义出发，大幅减少了所需的运算时间和存储单元。同时提出并验证了合适的SIFT 参数配置，以及 具体的硬件优化和并行实现方案，使整个系统可以在一片单独的FPGA 芯片上实现。该系统读入串行像素数据流，输出关键 点的特征描述符，并采用256×256 的图像对其进行了仿真验证，结果表明完全达到了实时的效果。 关键词：特征点 实时 尺度不变特征变换 现场可
s_filter
- fpga实现图象滤波，实时的实现对输入图象的形态学滤波-FPGA realization of image filtering, real-time realization of the input images of morphological filtering
107215784VideoOSD
- 自己编写的,采用DSP实现字符叠加的程序,基于合众达SEED-DEC643的扳子,CCS2.2环境,原来的例程是采用FPGA实现字符叠加的,改程序完全采用DSP进行叠加-I have written, the use of DSP realization of characters superimposed procedures, based on the union of the SEED-DEC643 Tatsu wrench, CCS2.2 environment, the origina
pic_fpga
- 图像融合算法的研究及可重构FPGA实现.pdf-Image Fusion Technolog base on FPGA
Chapter10Sample
- 图像采集的FPGA实现用Verilog语言-vidio and miage tacking with the verilog language
gaosutuxiangxiaobojiFPGA
- 高速图像及其小波分解，并用FPGA实现，对做嵌入式图像处理的人员有益。-FPGA,wavelet,
FPGAtuxingchuli
- 为了实现图像的实时处理，常采用现场可编程门阵列FPGA对采集到的图像数据进行预处理。以对 Micron MT9V112传感器的Bayer图像数据处理为例-In order to achieve real-time image processing, often using field programmable gate array FPGA the collected image data pre-processing. To Bayer for Micron MT9V112 image
SkinDetect
- 基于线性容器肤色分割算法的FPGA实现,verilog源码-Linear container color segmentation algorithm-based FPGAs, verilog source
1
- 纯方位目标跟踪的伪线性卡尔曼滤波器FPGA实现。-The pseudo linear Kalman filter bearings target tracking FPGA.
LCD12864
- verilog实现LCD126484显示英文。利用FPGA实现底层的相关程序。-verilog achieve LCD126484 display Chinese characters.
Median-Filtering-Alogrithm-on-FPGA
- 在该算法的FPGA实现过程中，充分利用FPGA硬件的并行性，并且采用流水线技术，提高了图像滤波的处理速度。FPGA硬件实现的结果表明，该算法与传统的快速滤波算法相比，不仅能够满足图像处理的实时性要求，而且还能在滤除图像椒盐噪声的同时，避免滤波后图像变得模糊的缺陷，达到了保护原始图像细节的目的。-In the implemention of this algorithm on FPGA,we can make full use of the property of hardware paralle
Histogram-equalization-of-FPGA
- 利用硬件语言verilog实现直方图均衡化-Histogram equalization of FPGA
FPGA-H265-Encoder
- H.265的FPGA实现！！使用Verilog语言开发。-H.265 FPGA implementation! Developed using Verilog language.
lab10
- 可以实现5*5二维图像的滤波，效果非常不错，结果很棒(5*5 two-dimensional image can be filtered, the effect is very good, the result is great)