利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位

一个用matlab编写的时钟程序，包含了数字钟和传统显示的圆形中，背景是可爱图片。运行时和电脑同步。-a program on a clock which contains a traditional clock and a numerical one，with a lovely background picture。when the program runs ，the clock will keep the pace with the correct time of the computer。

数字通信信号的码元同步程序，在MATLAB环境下编写的，可用来提取数字通信信号的时钟信息-Symbol digital communication signal synchronization program written in MATLAB environment, can be used to extract the clock information on digital communication signals