《数字电路EDA入门－VHDL程序实例》---数字秒表程序例子-"digital circuit EDA portal-VHDL program examples" -- digital stopwatch procedures example

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位

电子数字秒表（1． 开始时，显示“00”，第1次按下SP1后就开始计时。 （2． 第2次按SP1后，计时停止。 （3． 第3次按SP1后，计时归零 -Electronic digital stopwatch (1. Beginning to show " 00" , 1st time by pressing start after SP1. (2. The first two sub-prime mortgage SP1, the time to stop. (3.